【技术实现步骤摘要】
本专利技术涉及一种制造微电子器件的方法,更具体地,涉及一种制造微电子器件的双金属镶嵌互连(dual damascene interconnection)的方法。
技术介绍
随着能够用于生产高速和高度集成逻辑器件的技术的快速进步和发展,制造小型化晶体管的新技术也已获得了发展。随着晶体管集成水平的提高,互连也变得越来越小。结果,互连延迟的问题更加严重,阻止了高速逻辑器件的获得。考虑到上述因素,使用具有更低电阻和更高电迁移(EM)容限的铜,而不是使用传统上和常用于互连大规模集成(LSI)半导体器件的铝合金,作为互连材料的互连已获得了积极的开发。然而,铜相对来说比较难蚀刻,并且易于氧化。相应的,已开发出一种双金属镶嵌工艺来形成这样的铜互连。该双金属镶嵌工艺包括形成具有在绝缘层上形成的上部互连的沟槽,以及将上部互连连接到下部互连或衬底的通孔,并且用铜填充沟槽和通孔。然后使用化学机械抛光(CMP)工艺对形成的结构进行平面化。该双金属镶嵌工艺除可用于形成金属线路外,还可用于形成位线或字线。特别是在双金属镶嵌工艺中,还可以同时形成在多层金属线路结构中连接上部金属线路和下位金属线路的通孔。而且双金属镶嵌过程便利了进一步的处理,因为在双金属镶嵌工艺中由金属线路所造成的台阶差异(stepdifference)被消除了。双金属镶嵌过程可以粗略地分成通孔优先(via-first)工艺和沟槽优先(trench-first)工艺。在通孔优先工艺中,通孔是通过利用摄影术和蚀刻法蚀刻电介质而首先形成的,接着通过进一步蚀刻电介质,在通孔的顶部形成沟槽。相反的,在沟槽优先工艺中,沟槽是首先 ...
【技术保护点】
一种制造双金属镶嵌互连的方法,包括:(a)在衬底上形成下部互连部件;(b)在所述下部互连部件上形成电介质层;(c)在所述电介质层上形成硬掩模;(d)利用所述硬掩模作为蚀刻掩模在所述电介质层中形成通孔; (e)通过构图所述硬掩模,形成界定沟槽的沟槽硬掩模;(f)形成和所述通孔相连接的沟槽,在其中使用所述沟槽硬掩模作为蚀刻掩模部分蚀刻所述电介质层形成上部互连线;(g)使用湿法蚀刻清除所述沟槽硬掩模;以及(h)通过使用互 连材料填充所述沟槽和通孔,形成上部互连线。
【技术特征摘要】
KR 2004-7-29 59888/041.一种制造双金属镶嵌互连的方法,包括(a)在衬底上形成下部互连部件;(b)在所述下部互连部件上形成电介质层;(c)在所述电介质层上形成硬掩模;(d)利用所述硬掩模作为蚀刻掩模在所述电介质层中形成通孔;(e)通过构图所述硬掩模,形成界定沟槽的沟槽硬掩模;(f)形成和所述通孔相连接的沟槽,在其中使用所述沟槽硬掩模作为蚀刻掩模部分蚀刻所述电介质层形成上部互连线;(g)使用湿法蚀刻清除所述沟槽硬掩模;以及(h)通过使用互连材料填充所述沟槽和通孔,形成上部互连线。2.如权利要求1所述的方法,其中所述硬掩模是使用从由SiN、SiC、BCB、Ta、TaN、Ti、TiN、Al2O3、BN及其组合所构成的组中选择的一种材料形成的。3.如权利要求2所述的方法,其中所述硬掩模形成2000或更大的厚度。4.如权利要求1所述的方法,其中操作(g)包括在所述沟槽硬掩模相对于所述电介质层的蚀刻选择性等于或大于2000∶1的条件下进行湿法蚀刻。5.如权利要求4所述的方法,其中所述湿法蚀刻是使用磷酸溶液进行的。6.如权利要求5所述的方法,其中所述硬掩模是使用BN形成的。7.如权利要求4所述的方法,进一步包括在操作(b)之前在所述下部互连部件上形成蚀刻停止层,其中操作(d)包括使用所述硬掩模作为蚀刻掩模在电介质层中形成暴露所述蚀刻停止层的通孔;以及在操作(h)之前,通过清除被所述通孔暴露的所述蚀刻停止层,暴露所述下部互连部件。8.如权利要求4所述的方法,进一步包括在操作(b)之前在所述下部互连部件上形成蚀刻停止层,其中操作(d)包括使用所述硬掩模作为蚀刻掩模在所述电介质层中形成暴露蚀刻停止层的通孔,且操作(g)包括使用单次湿法蚀刻工艺,同时清除被所述通孔暴露的蚀刻停止层和所述沟槽硬掩模,由此暴露所述下部互连部件。9.如权利要求8所述的方法,其中所述蚀刻停止层和沟槽硬掩模是使用同样的材料形成的。10.如权利要求1所述的方法,其中操作(c)包括在所述电介质层上形成硬掩模层,在所述硬掩模层上形成界定所述通孔的光致抗蚀剂图案,以及使用所述光致抗蚀剂图案作为蚀刻掩模构图所述硬掩模层;以及操作(d)包括使用所述光致抗蚀剂图案和硬掩模作为蚀刻掩模来干法蚀刻所述电介质层,由此形成所述通孔。11.如权利要求1所述的方法,其中操作(e)包括使用界定所述沟槽的光致抗蚀剂...
【专利技术属性】
技术研发人员:吴赫祥,郑周赫,金一球,
申请(专利权)人:三星电子株式会社,
类型:发明
国别省市:KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。