MOS晶体管电路、半导体集成电路和CMOS电路制造技术

通过响应于电源的波动而动态地改变ＭＯＳ晶体管（Ｐ１）的基底偏压来补偿ＭＯＳ晶体管（Ｐ１）的电流性能的降低，因此自动稳定操作速度。ＮＭＯＳ晶体管（Ｎ２）产生响应于电源电压的波动程度而改变的电流（Ｉ２），然后所述电流（Ｉ２）经由电阻器（Ｒ３）被转换为电压以向ＭＯＳ晶体管（Ｐ１）的基底（后栅极）施加正向偏压。当由于电源电压的降低而降低ＭＯＳ晶体管（Ｐ１）的电流性能时，自动执行调整以降低ＭＯＳ晶体管的门限电压，因此可以补偿操作速度。

【技术实现步骤摘要】

本专利技术涉及一种具有操作速度补偿功能的金属氧化物半导体(MOS)晶体管电路。
技术介绍
近年来，随着大规模集成电路(LSI)的小型化和更高的集成度，减小由于信号线的布线电阻和布线电容而导致的信号延迟的重要性提高。特别是，一种重要的设计方案是应当减小用于同步在整个LSI上的内部操作的时钟信号(时钟脉冲相位差)(以下简称为“时钟”)的延迟时间的变化。作为用于减小时钟脉冲相位差的技术，有一种构成时钟树(clock tree)的方法。“时钟树”是通过利用时钟中继器(中继缓冲器)而建立的树状时钟提供路径，并且被设计使得分别相等地设置从时钟提供源到终端触发器等等的布线长度。在现有技术中，如在JP-A-2002-7500中所给出的那样，通过下述方式来最小化时钟延迟的变化使得由时钟缓冲器驱动的负载相等，并且设计几何形状的时钟树(即通过布局设计技术)。近年来，随着数字电路的高驱动性能和高集成度的发展，在半导体集成电路中消耗的功率相应地提高。因此，由于电源布线电阻而导致的“电源的电压下降”和由于流过电阻器的电流而导致的“基底的温度上升”成为问题。“电源的电压下降”是这样的现象因为电流流过电源布线，本文档来自技高网...

【技术保护点】
一种在半导体集成电路中使用的ＭＯＳ晶体管电路，包括：第一导电类型ＭＯＳ半导体元件；电阻器元件，它被插入所述第一导电类型ＭＯＳ半导体元件的源极和所述第一导电类型ＭＯＳ半导体元件的基底之间；以及调整部分，用于响应于在第一 导电类型ＭＯＳ半导体元件的源极中的电压降值而调整流过所述电阻器元件的电流的幅度。

【技术特征摘要】
JP 2004-11-10 326859/041.一种在半导体集成电路中使用的MOS晶体管电路，包括第一导电类型MOS半导体元件；电阻器元件，它被插入所述第一导电类型MOS半导体元件的源极和所述第一导电类型MOS半导体元件的基底之间；以及调整部分，用于响应于在第一导电类型MOS半导体元件的源极中的电压降值而调整流过所述电阻器元件的电流的幅度。2.按照权利要求1的MOS晶体管电路，其中，所述电阻器元件的一端连接到第一电压电源，以及所述调整部分响应于在第一导电类型MOS半导体元件的源极和第一电压电源之间的电势差而改变流过所述电阻器元件的电流的幅度。3.按照权利要求1的MOS晶体管电路，其中，所述调整部分包括第二导电类型MOS半导体元件，第二导电类型MOS半导体元件的漏极...

【专利技术属性】
技术研发人员：堤正范，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[]