在半导体衬底上溅射保护涂层的方法技术

在半导体衬底上淀积含硅或金属材料的保护涂层的方法包括在等离子处理室中在半导体衬底上溅射来自电极的这种材料。可以被淀积在涂覆低ｋ材料的多层掩模上和／或低ｋ材料上。可以在双镶嵌工序中使用该方法，以保护掩模和提高刻蚀选择率，以在刻蚀剂剥离工序过程中保护低ｋ材料受碳耗尽影响，和／或防止低ｋ材料吸收湿汽。

【技术实现步骤摘要】

技术介绍
半导体器件由在半导体晶片上制造的多层结构制成。该多层结构可以包括金属互连线之间的介质材料。在大规模集成电路(VLSI)和超大规模集成(ULSI)电路中，在半导体器件中金属互连线和通孔提供集成电路的互连。在双镶嵌工序中，介质层可以被构图有用于导电线和通孔的开口。开口填充有金属和提供用于集成电路的互连。该双镶嵌工序还用来在多层衬底的绝缘层中形成金属的多层导电线路，在该多层衬底上安装半导体器件。随着更快的器件速度的需求继续增加，具有低介电常数的介质材料，即，″低-k″介质材料，正被使用。按照RC(电阻/电容)延迟可以表示互连结构的速度。低k材料减少金属间电容和因此可以减小延迟和被提供用于更快的器件。
技术实现思路
提供在双镶嵌工序中在半导体衬底上淀积保护涂层的方法。该方法在半导体处理设备的电容地耦合的等离子处理室中执行。等离子处理室包括由溅射材料制成的电极，以至在等离子处理室中在半导体衬底上形成保护涂层。按照第一优选实施例，淀积保护涂层的方法包括在等离子处理室中提供包括低k介质层和掩模的半导体衬底，该掩模包括低k介质层上的构图的顶部成像层。在等离子处理室中制造等离子。依靠电极的成分，等本文档来自技高网...

【技术保护点】
一种用双镶嵌工艺在半导体衬底上淀积含硅材料或金属材料的保护涂层的方法，该方法包括：在电容地耦合的等离子处理室中提供半导体衬底，该等离子处理室包括含硅材料或金属材料的第一电极，还包括第二电极，该半导体衬底包括低ｋ介质层和多层掩模，该多层掩模包括在该低ｋ介质层上的构图的顶部成像层；将第一工艺气体提供到等离子处理室中；以及将第一工艺气体激励为等离子态并溅射来自第一电极的含硅材料或金属材料，以及在成像层上形成溅射材料的保护涂层，基本上不刻蚀半导体衬底。

【技术特征摘要】
US 2004-9-29 10/952,0881.一种用双镶嵌工艺在半导体衬底上淀积含硅材料或金属材料的保护涂层的方法，该方法包括在电容地耦合的等离子处理室中提供半导体衬底，该等离子处理室包括含硅材料或金属材料的第一电极，还包括第二电极，该半导体衬底包括低k介质层和多层掩模，该多层掩模包括在该低k介质层上的构图的顶部成像层；将第一工艺气体提供到等离子处理室中；以及将第一工艺气体激励为等离子态并溅射来自第一电极的含硅材料或金属材料，以及在成像层上形成溅射材料的保护涂层，基本上不刻蚀半导体衬底。2.根据权利要求1的方法，其中含硅的材料是掺杂的硅、未掺杂硅或碳化硅。3.根据权利要求1的方法，其中金属材料是TiN或TaN。4.根据权利要求1的方法，其中通过以下任意一种方法，将第一工艺气体激励为等离子态(i)使第一电极接地，和在两个不同的频率下施加高达约1000W功率到第二电极，两个不同的频率包括约小于10MHz的第一频率和约大于12MHz的第二频率；或(ii)在第一频率下施加至少约100W功率到第一电极和在第二频率下施加功率到第二电极。5.根据权利要求4的方法，其中当半导体衬底被支撑在等离子处理室中时，第一电极是上电极，具有面对半导体衬底上表面的底表面，以及第二电极是其上支撑半导体衬底的静电卡盘；对于(i)，等离子处理室的第一电接地表面的面积与半导体衬底上表面的面积比约小于5；以及对于(ii)，等离子处理室的第二电接地表面的面积与第一电极底表面的面积比约小于5。6.根据权利要求1的方法，其中第一工艺气体包括H2和惰性气体；H2以比惰性气体更低的流速被提供到等离子处理室中；以及等离子处理室处于约10mT至约300mT的压力下。7.根据权利要求1的方法，其中成像层由具有193nm曝光波长的光致抗蚀剂材料构成，掩模包括低k介质层上的由具有248nm或365nm曝光波长的材料构成的底层和在底层和成像层之间抗反射涂层材料的中间层。8.根据权利要求1的方法，还包括，在成像层上形成保护涂层之后将第二工艺气体提供到等离子处理室中；以及将第二工艺气体激励为等离子态并通过掩模刻蚀开口，其中保护涂层增加成像层相对于成像层下面的至少一个掩模层的刻蚀选择率。9.根据权利要求1的方法，还包括，在等离子处理室中提供半导体衬底之前或之后将清洗气体提供到等离子处理室中；以及将清洗气体激励为等离子态并从第一电极溅射杂质。10.一种用双镶嵌工艺在半导体衬底上淀积含硅材料或金属材料的保护涂层的方法，该方法包括在电容地耦合的等离子处理室中提供半导体衬底，该等离子处理室包括含硅材料或金属材料的第一电极，还包括第二电极，该半导体衬底包括构图的低k介质层和低k介质层上构图的多层掩模；将第一工艺气体提供到等离子处理室中；以及将第一工艺气体激励为等离子态并溅射来自第一电极的含硅材料或金属材料，以及在低-k介质层中的部件的侧壁上形成溅射材料的保护涂层，基本上不刻蚀半导体衬底。11.根据权利要求10的方法，其中含硅的材料是未掺杂硅、掺杂的硅或碳化硅。12.根据权利要求10的方法，其中金属材料是TiN或TaN。13.根据权利要求10的方法，其中通过下面任意一种方法，将第一工艺气体激励为等离子态(i)使第一电极接地，和在两个不同的频率下施加高达约1000W功率到第二电极，两个不同的频率包括约小于10MHz的第一频率和约大于12MHz的第二频率；或(ii)在第一频率下施加至少约100W功率到第一电极和在第二频率下施加功率到第二电极。14.根据权利要求13的方法，其中当半导体衬底被支撑在等离子处理室中时，第一电极是上电极，具有面对半导体衬底上表面的底表面，以及第二电极是其上支撑半导体衬底的静电卡盘；对于(i)，等离子处理室的第一电接地表面的面积与半导体衬底的上表面的面积比约小于5；以及对于(ii)，等离子处理室的第二电接地表面的面积与第一电极的底表面的面积比约小于5。15.根据权利要求10的方法，其中第一工艺气体包括H2和惰性气体；H2以比惰性气体更低的流速被提供到等离子处理室中；以及等离子处理室处于约10mT至约300mT的压力下。16.根据权利要求10的方法，还包括，在低k材料...

【专利技术属性】
技术研发人员：金智洙，宋政，严必明，彼得勒文哈德，
申请(专利权)人：兰姆研究公司，
类型：发明
国别省市：US[美国]