一种芯片设计方法及芯片装置制造方法及图纸

本发明专利技术提供一种芯片设计方法，通过调整寄生电容容值以匹配芯片所需滤波电容的电容值，且该寄生电容一端接于芯片封装引脚的接地端，另一端接电源。通过本发明专利技术简化系统厂商了设计复杂度且降低了成本。本发明专利技术还提供一种芯片装置，所述芯片装置内含有一端接电源，另一端接于封装引脚的接地端的寄生电容，该寄生电容的容值同芯片所需的滤波电容的电容值匹配。本发明专利技术的该种芯片装置减少了芯片外围管脚数理、尺寸小且成本低。

【技术实现步骤摘要】

本专利技术涉及芯片设计领域，尤其涉及一种芯片设计方法及芯片装置。
技术介绍
电容是组成电路的一类重要元件，其由两个被绝缘介质所隔开的导体构成，其容量的大小与导体的尺寸、形状、间距及绝缘介质的性质有关，特别是间距越小，其容量越大。简单的说，电容对信号所呈现的阻抗、信号的频率及容量大小成反比。依据这个阻抗特性，在不同的电路组合下，电容可以起到储能、隔直、滤波和耦合等不同的作用，因而得到极其广泛的应用。随着便携式产品不断涌现，如PDA、数码相机、MP3等，便携式产品竞争逐渐加强，导致厂商不断增加产品功能，以吸引更多消费者的注意。但是消费者逐渐发现，若采用传统的干电池供电，会受到电池容量的限制，因此便携式产品使用时间和待机时间过短，电池频繁更换，已不能满足用户的需要。电源供电及管理方案成为困扰设计师的一个重要问题。在众多可选的供电方案中，二次锂离子电池由于高能量密度、高输出功率、可快速充电、以及重量轻、体积小和无污染等特性受到了电源设计工程师的青睐。同时，近来锂离子电池的价格迅速下降，在便携式产品中已成为主流的供电产品。对于锂电池，能量的密集区域在3.6V，但通常客户出于充分利用电池能量的考虑，希望利用锂电池工作电压范围为3.0V～4.2V。当然由于产品的不同，设计的不同会造成所需输出电压的不同，一般在2.7V～3.3V之间，甚至会低至1.8V(如数码相机)，因此对锂电降压/稳压器件产生了需求。另外，便携式产品由于功能增加，其供电电流有逐渐增大趋势。目前产品供电电流已经达到100～500mA甚至更高，如何提高供电效率日益成为电源设计师们需要考虑的问题。传统三端稳压降压器件，因为其端压过高(大于2.5V)，大量的能量被耗散在稳压器件上，而被排除在外。目前设计师在实际电源管理电路中通常会使用两类降压器件LDO(低压差稳压器)和DC-DC开关式降压器。而在这两类降压电路中均会使用芯片外接电容以实现快速的电压跟随，保证电压稳定，提供电源滤波及消除电压波动干扰的功能。如图1所示，为业界电源稳压模块芯片及外围电路示意图。参见图2，是利用电容接地进行滤波的又一例子。在汽车等应用环境恶劣的条件下实现旋转体的速度测量具有一定挑战性，需要在考虑辐射干扰、电磁干扰和传导干扰等因素的同时，确保测量的可靠性和测量精度。图2所示的TLE 4921-3U芯片，是一款用于对旋转体的速度进行测量的芯片，其上集成了两个霍尔传感器、一个差分放大器以及评估电路。在进行该电路设计时，为了进一步减小干扰影响，芯片外部设置一个接地的电容CF对测量信号进行动态处理。为了降低辐射干扰，滤波电容CF和GND管脚之间的连线要尽可能短。在现有的芯片设计中经常利用电容的滤波功能以消除干扰，如上面两个例子所述的在芯片外配置电容以接地进而消除干扰等。但是，这种芯片设计方法需要在芯片外部增加一个大的滤波电容，导致系统设计厂商的成本增加。同时，这种设计方法增加了芯片管脚数量，导致芯片尺寸的增加和成本增加。
技术实现思路
本专利技术的目的在于提供一种芯片设计方法和芯片装置，克服了现有技术的不足，以简化系统厂商设计复杂度，降低成本。通过本专利技术还可以减少芯片外围管脚数量，减少芯片尺寸及成本。本专利技术公开一种芯片设计方法，调整寄生电容容值以匹配芯片所需的滤波电容的电容值，且该寄生电容一端接于芯片封装引脚的接地端，另一端接电源。所述的寄生电容是由两个被绝缘体介质分隔开的导体产生。通过调整芯片内部电路产生的寄生电容以匹配芯片所需的滤波电容的电容值。通过调整芯片内部电路中的二极管元件、三极管元件、场效应感元件、电感元件或者其组合产生的寄生电容进行容值匹配。通过调整芯片内部电路中的局部电路中的二极管元件、三极管元件、场效应感元件、电感元件或者其组合产生的寄生电容进行容值匹配。通过调整芯片内部电路中的局部电路中产生的寄生电容进行容值匹配。先获取利用仿真工具测量的电路中某一局部电路的寄生电容，将该寄生电容同所需的滤波电容的容值进行比较，确定差值后，加入电路中的其他元件或者其他电路模块进行匹配，或加入不影响电路性能的元件进行容值匹配。通过调整芯片的IC制程，使芯片内部产生的寄生电容同芯片所需的滤波电容的电容值匹配。调整芯片的介质，使芯片内部产生的寄生电容同芯片所需滤波电容的电容值匹配。调整芯片的材料属性，使芯片内部产生的寄生电容同芯片所需滤波电容的电容值匹配。通过调整PCB板自带的寄生电容容值以匹配芯片所需滤波电容的电容值，并将该寄生电容一端接于封装引脚的接地端，另一端接电源。通过调整PCB板上过孔的参数使该PCB板自带的寄生电容容值同芯片所需滤波电容的容值匹配。通过调整PCB板上走线参数使该PCB板自带的寄生电容容值同芯片所需滤波电容的容值匹配。所述芯片为电源稳压芯片。所述芯片为对旋转体的速度进行测量的芯片。本专利技术还公开一种芯片装置，所述芯片装置内含寄生电容的一端接电源，另一端接接地引脚，该寄生电容的容值同芯片所需滤波电容的电容值匹配。所述寄生电容是由芯片内部电路产生的。所述寄生电容是由芯片内部电路中的二极管元件、三极管元件、场效应感元件、电感元件或者其组合产生。所述寄生电容是由芯片内部电路中的局部电路中的二极管元件、三极管元件、场效应感元件、电感元件或者其组合产生的寄生电容。两个被绝缘介质分隔开的导体这种结构在具体电路中几乎是无所不在，这就是与做成集中元件形式的电容相区别的“寄生电容”。随着电路微型化的进展，导体间的间距越来越小，寄生电容的容量也越来越大，这已经是IC设计领域不得不认真对待的问题。一般的电路设计原则，主要是考虑如何配置电容元件，以及如何克服寄生电容带来的不利影响。而本专利技术巧妙的利用传统意义上有危害的寄生电容，提出如何利用寄生电容的构想。通过调整寄生电容以匹配芯片所需的滤波电容的容值，从而取代了本来必须外加的滤波电容，简化了系统厂商设计复杂度，降低了生产成本。本专利技术同时减少了芯片管脚数量，降低了芯片尺寸及成本。本专利技术利用PCB板自带寄生电容进行容值匹配时，减少了电路板所需的电容空间，减少了PCB板的尺寸及成本。附图说明图1为
技术介绍
1示意图；图2为电容接地进行滤波的又一
技术介绍
示意图；图3为二极管产生寄生电容电路示意图；图4为本专利技术电路示意图；图5为本专利技术利用二极管寄生电容进行匹配电路示意图；图6为本专利技术利用三极管寄生电容进行匹配示意图；图7为本专利技术利用电感寄生电容进行匹配示意图；图8为本专利技术利用组合电路元件寄生电容进行匹配示意图；图9为本专利技术利用IGBT管产生寄生电容示意图；图10为本专利技术利用IC制程产生的寄生电容进行匹配示意图；图11为图10的剖视图；图12为本专利技术利用PCB板导线产生的寄生电容进行匹配示意图。具体实施例方式组成电路模型的许多元件都带有寄生电容，如二极管、三极管、MOS管及电感等。以二极管为例，如图3所示，图3(a)为电路模型，其中D0为理想二极管，Lp为引线电感，Cp为结电容，Rp为并联电阻(高阻值)，Rs为引线电阻。如图3(b)所示，将电容C和电阻R串联后并联到功率二极管D上。二极管反向关断时，寄生电感中的能量对寄生电容充电，同时还通过缓冲电阻R对缓冲电容C充电。在同样能量的情况下，缓冲电容越大，其上的电压就越小；当二极管正向导通时，C通过R放电，能本文档来自技高网...

【技术保护点】
一种芯片设计方法，其特征在于调整寄生电容容值以匹配芯片所需滤波电容的电容值，且该寄生电容一端接于芯片封装引脚的接地端，另一端接电源。

【技术特征摘要】
1.一种芯片设计方法，其特征在于调整寄生电容容值以匹配芯片所需滤波电容的电容值，且该寄生电容一端接于芯片封装引脚的接地端，另一端接电源。2.如权利要求1所述的方法，其特征在于所述的寄生电容是由两个被绝缘体介质分隔开的导体产生。3.如权利要求1所述的方法，其特征在于调整芯片内部电路产生的寄生电容以匹配芯片所需滤波电容的电容值。4.如权利要求3所述的方法，其特征在于调整芯片内部电路中的二极管元件、三极管元件、场效应感元件、电感元件或者其组合产生的寄生电容进行容值匹配。5.如权利要求3所述的方法，其特征在于调整芯片内部电路中的局部电路中的二极管元件、三极管元件、场效应感元件、电感元件或者其组合产生的寄生电容进行容值匹配。6.如权利要求3所述的方法，其特征在于调整芯片内部电路中的局部电路产生的寄生电容进行容值匹配。7.如权利要求6所述的方法，其特征在于先获取利用仿真工具测量的电路中某一局部电路的寄生电容，将该寄生电容同所需的滤波电容的容值进行比较，确定差值后，加入电路中的其他元件或者其他电路模块进行匹配，或加入不影响电路性能的元件进行容值匹配。8.如权利要求1所述的方法，其特征在于通过调整芯片的IC制程，使芯片内部产生的寄生电容同芯片所需滤波电容的电容值匹配。9.如权利要求1所述的方法，其特征在于调整芯片的介质，使芯片内部产生的寄生电容同芯片所需滤波电容的电容值匹配。10.如权...

【专利技术属性】
技术研发人员：沈方，宋戈，麦克方，
申请(专利权)人：方泰开曼公司，
类型：发明
国别省市：KY[开曼群岛]