【技术实现步骤摘要】
本专利技术一般涉及集成电路芯片设计，更具体地，本专利技术涉及一种芯片设计中减少拥塞的方法和系统。
技术介绍
目前的大规模集成电路经常包含超过百万个逻辑门。芯片内部器件(Cell)的放置和连接变得越来越困难。图IA示出了现有集成电路芯片的空间结构，由图IA可见，芯片的底部是由晶体管组成的基本层(Base Layer)，上层是由金属连线组成的金属层。如果在芯片的特定区域，金属层提供的走线资源少于需要的走线资源，就称为“拥塞”。通常，设计人员使用拥塞矩阵或者拥塞图来描述拥塞的严重程度以及拥塞在芯片上的位置。图IB示出了一个拥塞矩阵和拥塞图的示例。如图2B，左边是拥塞图，一般是一个彩色的图，这里转化成黑白图。拥塞图通常根据红橙黄绿青蓝紫的顺序描述拥塞严重程度，红色表示拥塞最严重，橙色、黄色、绿色、青色……拥塞严重程度依次减弱。在图IB右边的拥塞矩阵统计数据中，将区域分成若干个小方块，每个小方块中可容纳若干条根线，小方块的某个边沿拥有一定数量的连线资源，在这个边沿上的连线需求比上连线资源得到了一个百分比的数值用于表示拥塞程度，每条连线都会经过若干个边沿，连线的拥塞程度可以...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：浦索明，于渤，葛亮，李侠，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。