一种采用低延迟技术的发送器制造技术

本发明专利技术公开了一种采用低延迟技术的发送器，该发送器包含延迟优化电路和发送驱动器；当发送数据进行高跳变时，延迟优化电路对驱动管M8的栅极V1进行大电流放电，快速实现输出进入高跳变状态，然后采用小电流维持输出上升和后续的高电平输出状态；当发送数据进行低跳变时，延迟优化电路对驱动管M7的栅极V2进行大电流充电，快速实现输出进入低跳变状态，然后采用小电流维持输出下降和后续的低电平输出状态；同时采用负反馈电容技术，较好的抑制输出纹波；本发明专利技术具有输入沿跳变响应速度快，输出延迟短的特性，输出纹波较低，适用于集成电路收发芯片设计领域。

A transmitter using low latency techniques

The invention discloses a transmitter with low delay technology, the transmitter includes a delay circuit and optimize the transmission driver; when transmitting data for high jump, delay circuit optimization of large current discharge of V1 gate drive tube M8, fast output into the high jump, then the small current to maintain the output rise and the high level output state; when sending data to low jump, delay optimization circuit current charge driven gate V2 tube M7, fast output into a low jump state, then the small current to maintain output decline and subsequent low output state; while using negative feedback capacitor technology, better the output ripple suppression; the invention has input along the jump fast response, short delay output characteristics, lower output ripple, suitable for integrated circuit core transceiver Chip design field.

【技术实现步骤摘要】

本专利技术主要涉及模拟集成电路收发器设计领域，具体说是一种采用低延迟技术的发送器，该结构采用大电流技术对发送器驱动管栅极进行充电或放电，实现驱动管快速进入输出沿跳变状态，采用小电流技术实现输出沿跳变并维持相应的输出状态，大大缩短了发送器的传输延迟时间。
技术介绍
作为有线数据通信接口芯片的关键模块，发送器主要进行设备间的数据发送，实现主从设备间的数据通信。随着通信数据量的日益增加，发送器的工作速率要求越来越高，传输延迟也要求越来越严格，其设计好坏将直接影响设备间的信号传输量和响应速率。因此，越来越多的研究人员对发送器的低延迟进行研究和验证。传统的发送器主要采用不同的技术对驱动器的跳变时间进行优化处理，例如通过编程上拉或者下拉电流技术，加速驱动管对输出节点电容的充放电能力，实现发送器的快速沿跳变，其具体电路如图1所示，该结构所对应的传输延迟可以表示为：其中等式右边的第一部分表示发送器的驱动管开启时间或者进入沿跳变状态的时间，第二部分表示发送器实现沿跳变引入的延迟时间，第一部分时间大约占总延迟的40%~50%左右；对于第二部分的延迟时间目前可以通过采用可编程电流技术进行缩短，而且该技术已经非常成熟，采用该技术的产品已经进行了大量的量产；但是对于第一部分的延迟时间，目前很少被关注到。为了解决传统发送器中驱动管开启所引入的传输延迟，本专利技术提供了一种采用低延迟技术的发送器结构，该结构采用大电流技术对驱动管的栅极（反馈电容C1）进行放电或者充电，使得驱动管快速进入开启状态，大大降低了传输延迟中的第一部分时间。因此，对于本专利技术提出的发送器，其传输延迟可以近似为：
技术实现思路
本专利技术要主要解决的问题在于：针对现有技术存在的问题，本专利技术提供一种采用低延迟技术的发送器，发送器内置传输延迟优化电路，能够保证发送驱动器快速进行相应的沿跳变状态，降低了发送器的沿跳变初态建立时间，缩短了发送器的输出延迟。为解决上述技术问题，本专利技术提出的解决方案为：一种采用低延迟技术的发送器，其特征在于：包括延迟优化电路和发送驱动器两个部分；如权利要求1所述的发送器，其特征在于：所述的延迟优化电路由PMOS管M5、M4，NMOS管M1、M2，电流源I3、I4以及开关S1、S2构成，其中PMOS管M5的栅极与开关S2的一端、S3的一端、S5的一端、PMOS管M4的漏极以及发送驱动器中M6的漏极、M8的栅极相连，M5的源极和衬底与电源VDD相连，M5的漏极与PMOS管M4的源极相连，M4的栅极接控制信号S2_N，M4的衬底与电源VDD相连，开关S2的另一端与电流源I3的一端相连，电流源I3的另一端与地VSS相连；其中NMOS管M1的栅极与开关S1的一端、S4的一端、S6的一端、NMOS管M2的漏极以及发送驱动器中M3的漏极、M7的栅极相连，M1的源极和衬底与地VSS相连，M1的漏极与NMOS管M2的源极相连，M2的栅极接控制信号S1_N，M2的衬底与地VSS相连，开关S1的另一端与电流源I4的一端相连，电流源I4的另一端与电源VDD相连；如权利要求1所述的发送器，其特征在于：所述的发送驱动器由PMOS管M6、M8，NMOS管M3、M7，电流源I1、I2、开关S3、S4、S5、S6以及反馈电容C1构成，其中PMOS管M6的栅极与数据信号D相连，M6的源极和衬底与电源VDD相连，M6的漏极与PMOS管M8的栅极、开关S2的一端、S3的一端、S5的一端以及延迟优化电路中M4的漏极、M5的栅极相连，PMOS管M8的源极和衬底与电源VDD相连，M8的漏极与NMOS管M7的漏极、反馈电容C1的一端以及发送器的输出OUT相连，反馈电容的另一端与开关S5的另一端以及S6的另一端相连；其中NMOS管M3的栅极与数据信号D相连，M7的源极和衬底与地VSS相连，M3的漏极与NMOS管M7的栅极、开关S1的一端、S4的一端、S6的一端以及延迟优化电路中M2的漏极、M1的栅极相连，NMOS管M7的源极和衬底与地VSS相连，M7的漏极与PMOS管M8的漏极、反馈电容C1的一端以及发送器的输出OUT相连；如权利要求1所述的发送器，其特征在于：当发送数据进行高跳变时，延迟优化电路PMOS管M4开启，开关S2闭合，发送驱动器的开关S3、S5闭合，PMOS管M6断开，同时NMOS管M2断开，开关S1、S4、S6断开，NMOS管M3闭合，电流I2和I3通过PMOS管M5与驱动管M8实现镜像，对驱动管M8的栅极V1进行大电流放电，快速实现输出节点OUT进入高跳变状态，然后PMOS管M4断开，开关S2断开，采用电流I2实现低电平到高电平的输出跳变最后维持高电平输出状态；当发送数据进行低跳变时，延迟优化电路NMOS管M2开启，开关S1闭合，发送驱动器的开关S4、S6闭合，NMOS管M3断开，同时PMOS管M4断开，开关S2、S3、S5断开，PMOS管M6闭合，电流I1和I4通过NMOS管M1与驱动管M7实现镜像，对驱动管M7的栅极V2进行大电流充电，快速实现输出节点OUT进入低跳变状态，然后NMOS管M2断开，开关S1断开，采用电流I4实现高电平到低电平的输出跳变最后维持低电平输出状态；如权利要求2、3、4所述的开关控制信号S1和S1_N、S2和S2_N，其特征在于：输入数据经过RC挤脉冲技术产生；当输入数据由低电平跳变到高电平时，S2为一定宽度的高脉冲信号，S2_N则反之；S1恒为高电平，S1_N则反之；当输入数据由高电平跳变到低电平时，S1为一定宽度的低脉冲信号，S1_N则反之；S2恒为低电平，S2_N则反之；如权利要求5所述的开关控制信号S1和S1_N、S2和S2_N，其特征在于：高低电平的脉冲宽度只需保证发送器驱动管快速进入沿跳变状态；与现有技术相比，本专利技术的优点在于：1、具有传输延迟短的特性。与传统的发送器相比，本专利技术内置低延迟传输技术，通过配置大电流对发送器的驱动管栅极进行快速放电或充电，实现驱动器对数据的跳变快速响应，进入输出沿跳变状态，然后采用小电流实现沿跳变和输出电平维持，大大缩短了发送驱动器的输出延迟时间。附图说明图1为传统的收发器结构示意图；图2为本专利技术提出的低延迟发送器结构示意图；图3为本专利技术中不同开关的控制信号产生电路示意图；图4为本专利技术进入高跳变状态的实现电路简化示意图；图5为本专利技术实现高跳变以及维持高电平输出的实现电路简化示意图；图6为本专利技术进入低跳变状态的实现电路简化示意图；图7为本专利技术实现低跳变以及维持低电平输出的实现电路简化示意图；图8为传统发送器输出延迟仿真波形图；图9为本专利技术发送器输出延迟仿真波形图。具体实施方式以下将结合附图和具体实施例对本专利技术做进一步详细说明。请参阅图2所示，本专利技术的一种采用低延迟技术的发送器，主要包括延迟优化电路和发送驱动器电路两个部分。结合图2所示，该发送器在发送高低电平时主要包括进入沿跳变状态、实现沿跳变和维持高低电平三种工作状态，具体实施方式如下：当初态为低电平，实现发送高电平时，输入数据由低电平向高电平跳变，开关控制信号产生电路图3将产生相应的控制信号，具体为采用单端转差分技术产生差分数据信号D和D_N，采用RC结构的挤脉冲技术产生相应窄脉冲信号S1、S1_N和S2、S2_N，具体波形如图8和图9所示。当进行由低到本文档来自技高网...

【技术保护点】
一种采用低延迟技术的发送器，其特征在于：包括延迟优化电路和发送驱动器两个部分。

【技术特征摘要】
1.一种采用低延迟技术的发送器，其特征在于：包括延迟优化电路和发送驱动器两个部分。2.如权利要求1所述的发送器，其特征在于：所述的延迟优化电路由PMOS管M5、M4，NMOS管M1、M2，电流源I3、I4以及开关S1、S2构成，其中PMOS管M5的栅极与开关S2的一端、S3的一端、S5的一端、PMOS管M4的漏极以及发送驱动器中M6的漏极、M8的栅极相连，M5的源极和衬底与电源VDD相连，M5的漏极与PMOS管M4的源极相连，M4的栅极接控制信号S2_N，M4的衬底与电源VDD相连，开关S2的另一端与电流源I3的一端相连，电流源I3的另一端与地VSS相连；其中NMOS管M1的栅极与开关S1的一端、S4的一端、S6的一端、NMOS管M2的漏极以及发送驱动器中M3的漏极、M7的栅极相连，M1的源极和衬底与地VSS相连，M1的漏极与NMOS管M2的源极相连，M2的栅极接控制信号S1_N，M2的衬底与地VSS相连，开关S1的另一端与电流源I4的一端相连，电流源I4的另一端与电源VDD相连。3.如权利要求1所述的发送器，其特征在于：所述的发送驱动器由PMOS管M6、M8，NMOS管M3、M7，电流源I1、I2、开关S3、S4、S5、S6以及反馈电容C1构成，其中PMOS管M6的栅极与数据信号D相连，M6的源极和衬底与电源VDD相连，M6的漏极与PMOS管M8的栅极、开关S2的一端、S3的一端、S5的一端以及延迟优化电路中M4的漏极、M5的栅极相连，PMOS管M8的源极和衬底与电源VDD相连，M8的漏极与NMOS管M7的漏极、反馈电容C1的一端以及发送器的输出OUT相连，反馈电容的另一端与开关S5的另一端以及S6的另一端相连；其中NMOS管M3的栅极与数据信号D相连，M7的源极和衬底与地VSS相连，M3的漏极与NMOS管M7的栅极、开关S1的一...

【专利技术属性】
技术研发人员：郭斌，
申请(专利权)人：长沙景美集成电路设计有限公司，
类型：发明
国别省市：湖南;43