半导体元件的制造方法以及插塞的制造方法技术

一种半导体元件的制造方法，其适用于一基底，基底上形成有一第一导电结构与一第一介电层，第一介电层覆盖第一导电结构。此方法叙述如下：首先于第一导电结构旁的基底上方，形成一第二导电结构。之后，缩小化第二导电结构，使第二导电结构的一上表面相对低于第一导电结构的一上表面。接着于基底上方形成一第二介电层，第二介电层覆盖第一导电层结构与第二导电结构。继之于第二介电层中，形成一介层窗开口，介层窗开口裸露出第一导电结构的上表面。最后于介层窗开口中，形成一介层窗插塞。

【技术实现步骤摘要】

本专利技术涉及一种半导体工艺方法，特别是涉及一种适用于半导体元件工艺的内连线制造方法。
技术介绍
随着集成电路的集成度越来越高，半导体元件朝向缩小化的发展，因此必须缩小组成元件的尺寸，例如导线宽度、栅极尺寸以及插塞大小，以增进其集成度。然而，随着组成元件的缩小化，也大大提高工艺上的困难度，以及提高对于尺寸精准化的要求。现有利用光刻与蚀刻工艺，在介电层中，于存储元件(例如是闪存)或是内连线(例如是导线)的上方形成裸露出源极/漏极区或是栅极的一接触窗开口，或是裸露出内连线上表面的一介层窗开口，由于元件集成度的提高，以及元件尺寸越来越小，当光刻工艺出现对准上的问题时，此一形成开口的步骤(光刻与蚀刻工艺)很容易发生误差，而使得所开启的开口连带裸露出，与预定裸露的源极/漏极区域、栅极或是内连线，相邻的其它组成元件表面。请参照图1，其所绘示为现有于沟槽式闪存上方形成一裸露栅极的接触窗开口以及一裸露漏极区域的接触窗开口的剖面简图。现有形成接触窗开口以分别裸露沟槽式闪存的漏极区域与栅极的方法包括，于具有一沟槽式栅极结构102的基底100上方，依序形成覆盖沟槽式栅极结构102的一栅极介电层104，本文档来自技高网...

【技术保护点】
一种半导体元件的制造方法，包括：于一基底上形成一第一导电结构；于该第一导电结构上形成一第一介电层；于覆盖有该第一介电层的该第一导电结构以及该基底上形成一第二导电结构；于该第二导电结构上并且于该第一导电结构两侧 形成一间隙壁；移除部分该第二导电结构，使该第二导电结构的一上表面相对于该第一导电结构的一上表面为低，以于该间隙壁与该第一导电结构之间形成一第一凹陷，并使该间隙壁与该基底之间的该第二导电结构向该第一导电结构的侧壁方向内缩，而形成一第二 凹陷；形成一第二介电层覆盖于该第二导电结构，并填满该第一凹陷与该第二凹陷；以及于...

【技术特征摘要】
1.一种半导体元件的制造方法，包括于一基底上形成一第一导电结构；于该第一导电结构上形成一第一介电层；于覆盖有该第一介电层的该第一导电结构以及该基底上形成一第二导电结构；于该第二导电结构上并且于该第一导电结构两侧形成一间隙壁；移除部分该第二导电结构，使该第二导电结构的一上表面相对于该第一导电结构的一上表面为低，以于该间隙壁与该第一导电结构之间形成一第一凹陷，并使该间隙壁与该基底之间的该第二导电结构向该第一导电结构的侧壁方向内缩，而形成一第二凹陷；形成一第二介电层覆盖于该第二导电结构，并填满该第一凹陷与该第二凹陷；以及于该第二介电层中形成一插塞。2.如权利要求1所述的半导体元件的制造方法，其中移除部分该第二导电结构的步骤包括使用一各向同性蚀刻工艺。3.如权利要求2所述的半导体元件的制造方法，其中该各向同性蚀刻工艺包括以氨水-过氧化氢溶液为蚀刻液。4.如权利要求3所述的半导体元件的制造方法，其中氨水-过氧化氢溶液中，氨水、过氧化氢与水的组成比例为1～5∶1∶100～500。5.如权利要求3所述的半导体元件的制造方法，其中氨水-过氧化氢溶液的温度包括70～90℃。6.如权利要求1所述的半导体元件的制造方法，其中该第二导电结构的材料包括多晶硅、硅化金属或多晶硅/钨化硅。7.一种半导体元件的制造方法，包括提供一基底，该基底上已形成有一沟槽式闪存，其中该沟槽式闪存包括一沟槽式栅极结构，位于该基底中并且突出于该基底一表面；一栅极介电层，覆盖该沟槽式栅极结构；一间隙壁，位于覆盖有该栅极介电层的该沟槽式栅极结构的侧壁上；以一选择栅极，位于该间隙壁与该沟槽式栅极结构之间以及该间隙壁与该基底之间；移除裸露的部分该选择栅极，使该选择栅极的一上表面相对低于该沟槽式栅极结构的一上表面，以于该间隙壁与该沟槽式栅极结构之间形成一第一凹陷，并且位于该间隙壁与该基底的该选择栅极向该沟槽式栅极结构的侧壁方向内缩，而形成一第二凹陷；以及于该基底上方，形成一介电层，该介电层覆盖该沟槽式闪存并填满该第一凹陷与该第二凹陷。8.如权利要求7所述的半导体元件的制造方法还包括于该介...

【专利技术属性】
技术研发人员：黄明山，王炳尧，陈大川，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]