使用固相外延法形成半导体器件接触的方法技术

技术编号:3190021 阅读:232 留言:0更新日期:2012-04-11 18:40
公开了制造半导体器件接触的方法。所述方法包括以下步骤:在其上形成有多个接点的衬底上形成层间绝缘层;通过蚀刻层间绝缘层形成多个接触孔以暴露接点;进行用来除去接触孔的底面上的自然氧化物层的预清洗工艺;形成填充接触孔并由利用固相外延(SPE)法的外延层和无定形层组成的接触层;通过选择性平坦化接触层的无定形层来形成多个单元接地插塞接触。

【技术实现步骤摘要】

本专利技术涉及制造半导体器件的方法,更具体而言,涉及形成半导体器件接触的方法。
技术介绍
因为半导体器件的大规模集成和尺寸减小已导致接触面积的逐渐减小,所以使得接触电阻增加和工作电流下降。因此,已经发生如tWR失效和半导体器件数据保持时间缩短的器件退化现象。因此,人们已经提出各种方法来减小半导体器件的接触电阻和提高半导体器件的工作电流。一种提出的方法是提高硅衬底接点区域的掺杂浓度。另一种提出的方法是提高用作接触材料的多晶硅中掺杂物磷(P)的浓度。然而,用作接触材料的多晶硅不仅本身具有极高的电阻,而且还含有在将晶片装入设备期间形成的极薄的氧化物层。因此,多晶硅使得在降低接触电阻方面受限。因此,随着半导体器件的不断集成,已难以通过将多晶硅用作接触材料来降低接触电阻和提高器件性能。近来,所引入的不仅降低接触电阻而且提高器件性能的技术是在单一型化学气相沉积(CVD)装置中形成的外延硅层。选择性外延生长(SEG)法和固相外延(SPE)法被积极研究和开发来作为形成外延硅层的方法。在前述两种方法中,SPE方法本身能够在低温下生长外延硅而成为形成半导体器件并足以克服利用低掺杂浓度多晶硅的问题的方法。当使用SPE法时,利用硅烷(SiH4)或磷化氢(PH3)气体,在约500℃-约650℃的温度下,以约5×1019原子/cm3-约2×1020原子/cm3的较低浓度,将P掺杂在沉积态的无定形硅层中。在上述条件下沉积的无定形硅层分别在氮(N2)气氛中、于约500℃-约650℃的温度下经历持续约10小时-约30分钟的热处理。在此,在低温下进行持续更长时间的热处理。随后,无定形硅层再生长为外延硅层。图1A为说明通过在约610℃的温度下采用传统固相外延(SPE)法形成的接触材料的透射电子显微镜(TEM)照片。图1B为说明在通过传统SPE法形成的接触材料经历后续热处理之后,整个接触内的无定形硅层再生长为外延硅层的TEM照片。参照图1A,当利用SPE法形成接触材料时,外延硅层A生长在衬底表面并且外延硅层B形成在具有接触孔的其余区域。如果在外延硅层和无定形硅层均存在的状态下进行后续的热处理,则所有外延硅层和无定形硅层均在外延硅层A′和A″中再生长,如图1B所示。如上所述,通过SPE法和后续热处理在外延硅层中形成接触材料。然后,进行化学机械抛光(CMP)处理,从而形成单元接地插塞接触。此后,在单元接地插塞接触的上部形成位线接触(BLC)或存储点接触(SNC)。然而,所使用的通过在外延硅层中再生长接触材料的后续热处理和CMP工艺制造上述传统单元接地插塞接触的方法具有以下问题。首先,形成单元接地插塞接触的CMP工艺期间所抛光的材料是外延硅层。进行CMP工艺期间会在外延硅层表面过度产生凹陷(dishing)已被人们所熟知。例如,在进行CMP工艺期间,当抛光外延硅层或多晶硅时所产生的凹陷度与在抛光无定形硅层时所产生的相比明显增加,从而降低了器件的可靠性和产量。图2A为说明在对无定形硅层进行传统化学机械抛光(CMP)工艺期间所产生的凹陷度的照片。图2B为说明在对外延硅层进行传统CMP工艺期间所产生的凹陷度的照片。参照图2A和2B,在对无定形硅层进行CMP工艺期间,产生厚度为约430的凹陷,而在对外延硅层进行CMP工艺期间,过度产生厚度为约547的凹陷。如果在过度产生凹陷的状态下进行用来形成后续位线接触的接触孔蚀刻,则接触孔的临界尺寸(critical dimension,CD)明显减小。因此,在以上述接触孔完成的半导体器件中存在发生故障的大量可能性,从而降低产品的产量。图2C为说明当在传统接触材料产生过度凹陷的状态下进行用来形成后续位线接触的接触孔蚀刻时,位线接触(BLC)的CD减小的照片。
技术实现思路
因此,本专利技术的一个目的是提供一种制造半导体器件接触的方法,该方法能够在利用固相外延(SPE)法和后续热处理在外延硅层中形成接触材料时,最小化在进行后续化学机械抛光(CMP)处理期间所产生的凹陷现象。根据本专利技术的一个方面,提供一种形成半导体器件接触的方法,包括以下步骤在其上形成有多个接点的衬底上形成层间绝缘层;通过蚀刻层间绝缘层形成多个接触孔以暴露接点;进行用来除去接触孔的底面上的自然氧化物层的预清洗工艺;形成填充接触孔并由利用固相外延(SPE)法的外延层和无定形层组成的接触层;通过选择性平坦化接触层的无定形层来形成多个单元接地插塞接触。附图说明结合附图给出的优选实施方案的下列说明,将使本专利技术的上述和其他目的和特征变得更好理解,其中图1A为说明通过在约610℃的温度下采用传统固相外延(SPE)法形成的接触材料的透射电子显微镜(TEM)照片;图1B为说明在通过传统SPE法形成的接触材料经历后续热处理之后,整个接触内的无定形硅层再生长为外延硅层的TEM照片;图2A为说明在对无定形硅层进行传统化学机械抛光(CMP)工艺期间所产生的凹陷度的照片;图2B为说明在对外延硅层进行传统CMP工艺期间所产生的凹陷度的照片;图2C为说明当在过度产生传统接触材料的凹陷的状态下进行用来形成后续位线接触的接触孔蚀刻时,位线接触(BLC)的CD减小的照片;图3A-3D为说明根据本专利技术的第一实施方案形成半导体器件接触的方法的截面图;图4为说明根据本专利技术的第一实施方案进行CMP工艺后所得结果的照片;图5A-5C为说明根据本专利技术的第二实施方案形成半导体器件接触的方法的截面图。具体实施例方式在下文中,将参照附图对本专利技术的优选实施方案进行详细描述。图3A-3D为说明根据本专利技术的第一实施方案形成半导体器件接触的方法的截面图。如图3A所示,在衬底21上进行使器件彼此隔离的隔离工艺,从而形成器件隔离层22。之后,通过依次堆叠栅极绝缘层23、栅电极24和栅极硬掩膜25而在衬底21的选定区域上形成多个栅极图案。接着,在包括多个栅极图案的衬底21上沉积绝缘层,随后进行毯式蚀刻(blanketetch),从而形成接触在栅极图案侧壁上的多个栅极隔离层26。此时,栅极硬掩膜25和栅极隔离层26使用相对于后续层间绝缘层具有蚀刻选择性的材料。如果层间绝缘层为氧化硅层,则使用氮化硅层形成栅极硬掩膜25和栅极隔离层26。接着,采用常用的离子注入法,在暴露于多个栅极图案之间的衬底21上形成作为晶体管源极/漏极的多个接点27。在此,接点27可以是轻掺杂漏极(LDD)结构,并且将N-型掺杂物如砷(As)或P-型掺杂物如硼(B)注入接点27。接着,在包括多个栅极图案的衬底21上沉积层间绝缘层28。此时,层间绝缘层28使用氧化物化合物。具体而言,使用选自硼磷硅酸盐玻璃(BPSG)、未掺杂硅酸盐玻璃(USG)、原硅酸四乙酯(TEOS)、磷硅酸盐玻璃(PSG)和硼硅酸盐玻璃(BSG)的氧化硅基材料。接着,进行化学机械抛光(CMP)工艺直至暴露出栅极图案的上部,从而平坦化层间绝缘层28。接着,通过光刻工艺,例如沉积光刻胶层和曝光与显影工艺,形成接触掩膜。之后,利用接触掩膜(未示出)作为蚀刻掩膜来蚀刻层间绝缘层28,从而形成用来形成单元接地插塞接触的多个接触孔29。此时,由于对于高度集成的器件而言,相对于下层缺少光刻加工余量,因此在层间绝缘层28的蚀刻选择性优于栅极硬掩膜25和隔离层26的条件下,使层间绝缘层28经历本文档来自技高网
...

【技术保护点】
一种形成半导体器件接触的方法,包括以下步骤:在其上形成有多个接点的衬底上形成层间绝缘层;通过蚀刻层间绝缘层形成多个接触孔以暴露接点;进行用来除去接触孔的底面上的自然氧化物层的预清洗工艺;形成填充接触孔并由利用 固相外延(SPE)法的外延层和无定形层组成的接触层;通过选择性平坦化接触层的无定形层来形成多个单元接地插塞接触。

【技术特征摘要】
KR 2005-4-21 10-2005-00333161.一种形成半导体器件接触的方法,包括以下步骤在其上形成有多个接点的衬底上形成层间绝缘层;通过蚀刻层间绝缘层形成多个接触孔以暴露接点;进行用来除去接触孔的底面上的自然氧化物层的预清洗工艺;形成填充接触孔并由利用固相外延(SPE)法的外延层和无定形层组成的接触层;通过选择性平坦化接触层的无定形层来形成多个单元接地插塞接触。2.权利要求1的方法,其中接触层在与接点接触的区域生长为外延层,并且接触层在除了接触孔和层间绝缘层表面之外的其余区域中生长为无定形层。3.权利要求1的方法,还包括在形成多个单元接地插塞接触之后进行使形成多个单元接地插塞接触的接触层再生长为外延层的后续热处理的步骤。4.权利要求3的方法,其中分别在约500℃-约700℃的温度下持续约10小时-约30分钟于氮气氛中进行所述后续热处理。5.权利要求1的方法,其中形成接触层的步骤通过在应用预清洗工艺之后没有任何时间延迟地在真空下将接触层装入无定形层沉积设备中来进行。6.权利要求5的方法,其中形成接触层的步骤是通过选自减压化学气相沉积(RPCVD)法、低压化学气相沉积(LPCVD)法、超低压化学气相沉积(VLPCVD)法、等离子体增强化学气相沉积(PECVD)法、超高真空化学气相沉积(UHCVD)法、常压化学气相沉积(APCVD)法和分子束外延(MBE)法的一种方法来进行的。7.权利要求1的方法,其中形成由外延层和无定形层组成的...

【专利技术属性】
技术研发人员:安台恒
申请(专利权)人:海力士半导体有限公司
类型:发明
国别省市:KR[韩国]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术
  • 暂无相关专利