半导体器件及其制造方法技术

需要提供一种能够降低半导体器件中的功率晶体管的导通电阻的技术，该半导体器件将功率晶体管和控制集成电路集成到单一半导体芯片中。另外需要提供一种能够减小半导体器件的芯片尺寸的技术。一种半导体芯片包括用于形成功率晶体管的功率晶体管形成区域、用于形成逻辑电路的逻辑电路形成区域和用于形成模拟电路的模拟电路形成区域。在功率晶体管形成区域中形成焊盘。该焊盘和引线通过接线柱来连接，该接线柱的横截面大于导线的横截面。另一方面，通过导线２９连接键合焊盘。

【技术实现步骤摘要】

本专利技术涉及半导体器件及其制造技术。更具体地，本专利技术涉及一种在单一半导体芯片上形成功率晶体管和控制集成电路的半导体器件，以及一种可有效应用于半导体器件的制造技术的技术。
技术介绍
所谓的分立功率晶体管由独立的功率晶体管组成并且使用厚膜布线，因为不需要形成复杂的布线。厚膜布线的使用增加布线的横截面，使得可以降低导通电阻。此外，厚膜布线的使用可以减小当把金导线键合到键合焊盘时可能造成的键合损伤。这使得可以在键合焊盘下方布置功率晶体管。例如，日本未审专利公开No.2000-49184(专利文献1)公开了用于分立功率晶体管的技术。该技术使连接到功率晶体管的源电极的键合导线变粗并使连接到栅电极的键合导线变细。在日本未审专利公开No.2004-153234(专利文献2)中公开的技术使用厚金属带来在功率晶体管的源电极和外部端子之间进行连接，并且使用薄金属带来在栅电极和外部端子之间进行连接。可获得一种单独封装的半导体器件，它密封其上形成有功率晶体管的半导体芯片和其上形成有逻辑电路的半导体芯片。这种半导体器件涉及在日本未审专利公开No.Hei 11(1999)-204724(专利文献3)中描述的技术。该技术使用粗键合导线来连接用于形成功率晶体管的半导体芯片，并使用细键合导线来连接用于形成逻辑电路的半导体芯片。此外，有一种在单一半导体芯片上形成功率晶体管和控制集成电路的技术。这种技术使用键合导线来将半导体芯片与外部端子(引线)连接。该技术不在键合焊盘下方形成器件，使得防止键合期间的损伤。日本未审专利公开No.2000-049184[专利文献2]日本未审专利公开No.2004-153234[专利文献3]日本未审专利公开No.Hei11(1999)-204724
技术实现思路
近年来，存在对减小用于安装半导体器件的面积的需求或者对简化装配的用户需求。为了这个目的，一种解决方案是将功率晶体管和控制集成电路(诸如逻辑电路和模拟电路)形成在单一半导体芯片上。当把功率晶体管和控制集成电路形成在一个半导体芯片中时，使用精细布线来进行控制集成电路的高集成化。为了形成该精细布线，半导体制造工艺使用利用铝膜的薄膜布线技术。但是，由于将功率晶体管和控制集成电路安装在一个半导体芯片上，所以将精细布线用于控制集成电路比将精细布线用于功率晶体管更为重要。期望功率晶体管使用厚膜布线，因为可以增加布线横截面并且可以降低导通电阻。但是，对于控制集成电路的高集成化，使用薄膜布线可以减小布线横截面并且增加导通电阻。也就是，将功率晶体管和控制集成电路集成到单一芯片中会增加功率晶体管的导通电阻和功率消耗。由于分立功率晶体管可以使用厚膜布线，所以通过厚膜布线可以缓和来自键合焊盘的键合损伤。因此，即使当功率晶体管布置在键合焊盘下方时也不会发生问题。但是，当把功率晶体管和控制集成电路集成到单一芯片中时，功率晶体管需要用薄膜布线而不是厚膜布线。薄膜布线减小了对键合焊盘的键合损伤的抵抗力。作为结果，不能将功率晶体管布置在键合焊盘下方，增加了半导体芯片面积，导致问题的发生。本专利技术的目的在于，提供一种能够降低半导体器件中的功率晶体管的导通电阻的技术，该半导体器件将功率晶体管和控制集成电路集成到单一半导体芯片中。本专利技术的另一个目的在于，提供一种能够降低半导体器件的芯片尺寸的技术，该半导体器件将功率晶体管和控制集成电路集成到单一半导体芯片中。通过参照以下描述和附图，可以容易地确定本专利技术的这些以及其它目的和新颖特征。以下概述在本申请中公开的专利技术的代表性实施例。一种根据本专利技术的半导体器件包括(a)半导体芯片；(b)形成在该半导体芯片上方的第一区域和第二区域；(c)形成在该第一区域中的多个第一键合焊盘；以及(d)形成在该第二区域中的多个第二键合焊盘。该半导体器件进一步包括(e)多个第一引线和多个第二引线；(f)第一导体，电连接第一键合焊盘与第一引线；以及(g)第二导体，电连接第二键合焊盘与第二引线。第一导体的横截面大于第二导体的横截面。根据本专利技术的半导体器件制造方法，包括以下步骤(a)在具有多个第一引线和多个第二引线的引线框架上方，安装具有第一区域和第二区域的半导体芯片；以及(b)在形成在第一区域中的第一键合焊盘和第一引线上方形成连接材料。该方法进一步包括以下步骤(c)经由接线柱(clip)电连接第一键合焊盘与第一引线；以及(d)对半导体芯片应用热处理。此外，该方法包括步骤(e)在步骤(d)之后，经由导线电连接形成在第二区域中的第二键合焊盘和第二引线。以下概述由在本申请中公开的专利技术的代表性方面所提供的效果。在将功率晶体管和控制集成电路集成到单一半导体芯片中的半导体器件中，代替导线而使用接线柱来电连接在功率晶体管形成区域中的键合焊盘与外部端子(引线)。该接线柱具有比导线大的横截面。使用该接线柱可以降低功率晶体管的导通电阻并因此减小其功率消耗。由于在功率晶体管形成区域中，代替导线而使用接线柱来连接键合焊盘与引线，所以可减小用于该芯片的布线电阻并抑制键合损伤。因此，可以将诸如功率晶体管的器件布置在键合焊盘之下，使得可以将半导体芯片小型化。附图说明图1表示硬盘设备的电路块；图2是表示根据本专利技术实施例的半导体芯片的布局例子的平面图；图3是表示半导体芯片的另一布局例子的平面图；图4是表示半导体芯片的又一布局例子的平面图；图5是表示将半导体芯片安装在引线框架上的例子的平面图；图6是表示将半导体芯片安装在引线框架上的另一例子的平面图；图7是沿图5的A-A线所取的横截面图；图8说明导线键合；图9说明接线柱键合；图10是表示根据本专利技术实施例的半导体器件的制造工艺的流程图；图11是示意性地表示根据本专利技术实施例的半导体器件的制造工艺的平面图；图12是继图11之后的示意性地表示该半导体器件的制造工艺的平面图；图13是继图12之后的示意性地表示该半导体器件的制造工艺的平面图；图14是表示与图10不同的制造工艺的流程图； 图15是示意性地表示根据该实施例的半导体器件的制造工艺的平面图；图16是继图15之后的示意性地表示该半导体器件的制造工艺的平面图；以及图17是继图16之后的示意性地表示该半导体器件的制造工艺的平面图。具体实施例方式以下描述根据需要而分成多个部分或进一步实施例的实施例。除非具体指明，否则它们彼此相关并且一个是另一个的部分或全部的修改、细节、补充等。以下实施例可以提及元件数目等(包括项数、数值、数量和范围)。这些实施例不限于特定值并且可以大于或等于或者小于或等于该特定值，除非例如当明确指定为特定值时以及当原则上该实施例显然限于特定值时。此外，在以下实施例中，显然的是，构成元件(包括要素步骤等)不一定是必需的，除非当明确指定它们时以及当原则上明显需要它们时。类似地，以下实施例可以提及构成元件等的形状、位置关系等。在这样的情况下，假定该描述实际上包含接近于或类似于该形状等的那些形状等，除非例如当明确指定该形状、位置关系等时以及当原则上应明显避免它们时。这也适用于上述数值和范围。参照附图将进一步详细地描述本专利技术的实施例。贯穿用于描述实施例的所有附图，相同的部件用相同的参考标号来表示并且为了简便起见省略重复描述。本实施例将根据实施例的半导体器件应用于硬盘设备。图1表示该硬盘设备的电路块。在图1中本文档来自技高网...

【技术保护点】
一种半导体器件，包括：（ａ）半导体芯片；（ｂ）第一区域和第二区域，形成在所述半导体芯片上方；（ｃ）多个第一键合焊盘，形成在所述第一区域上方；（ｄ）多个第二键合焊盘，形成在所述第二区域上方；（ｅ）多个第一引线和多个第二引线；（ｆ）第一导体，电连接所述第一键合焊盘与所述第一引线；以及（ｇ）第二导体，电连接所述第二键合焊盘与所述第二引线，其中所述第一导体的横截面大于所述第二导体的横截面。

【技术特征摘要】
JP 2005-8-16 235778/20051.一种半导体器件，包括(a)半导体芯片；(b)第一区域和第二区域，形成在所述半导体芯片上方；(c)多个第一键合焊盘，形成在所述第一区域上方；(d)多个第二键合焊盘，形成在所述第二区域上方；(e)多个第一引线和多个第二引线；(f)第一导体，电连接所述第一键合焊盘与所述第一引线；以及(g)第二导体，电连接所述第二键合焊盘与所述第二引线，其中所述第一导体的横截面大于所述第二导体的横截面。2.根据权利要求1所述的半导体器件，其中所述第一导体是接线柱，以及所述第二导体是导线。3.根据权利要求1所述的半导体器件，其中所述第一导体由铜或铝制成，以及所述第二导体由金制成。4.根据权利要求1所述的半导体器件，其中在所述第一区域上方形成MISFET。5.根据权利要求4所述的半导体器件，其中形成在所述第一区域上方的MISFET的最小栅极长度大于或等于形成在所述第二区域上方的MISFET的最小栅极长度。6.根据权利要求1所述的半导体器件，其中在所述第一区域上方形成多个第一布线，以及在所述第二区域上方形成多个第二布线，以及其中在所述第一布线之间的最小间隔大于或等于在所述第二布线之间的最小间隔。7.根据权利要求1所述的半导体器件，其中所述第一区域是功率晶体管形成区域，以及所述第二区域是控制集成电路形成区域。8.根据权利要求1所述的半导体器件，其中在所述第一键合焊盘下方紧接着形成功率晶体管。9.根据权利要求1所述的半导体器件，其中所述第一键合焊盘的面积大于所述第二键合焊盘的面积。10.根据权利要求1所述的半导体器件，其中在所述第一键合焊盘之间的最小间距大于在所述第二键合焊盘之间的最小间距。11.一种半导体器件，包括(a)半导体芯片；(b)功率晶体管形成区域和控制集成电路形成区域，形成在所述半导体芯片上方；(c)多个第一键合焊盘，形成在所述功率晶体管形成区域上方；(d)多个第二键合焊盘，形成在所述控制集成电路形成区域上方；(...

【专利技术属性】
技术研发人员：小池信也，松下司，佐藤仁久，大川启一，锦泽笃志，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]