制造半导体器件的方法技术

本发明专利技术涉及一种制造半导体器件的方法。提供了一种包括元件隔离膜的半导体器件，其在距离衬底表面的高度尺寸上表现出很小的变化，并且具有距离衬底表面的期望的高度尺寸。制造半导体器件（１）的工艺包括：在半导体衬底（１１）上，配置预定图案的氮化硅膜（１３）和覆盖氮化硅膜（１３）的保护膜（１４）；利用保护膜（１４）作为掩模选择性地蚀刻半导体衬底（１１），从而形成沟槽部分（１１１）；去除保护膜（１４）以暴露氮化硅膜（１３）；淀积元件隔离膜（１６），以用其填充沟槽部分（１１１）并覆盖氮化硅膜（１３）；通过对形成在氮化硅膜（１３）上的元件隔离膜（１６）进行抛光从而将其去除，直到暴露出氮化硅膜（１３）；以及去除氮化硅膜（１３）。

【技术实现步骤摘要】

本专利技术涉及一种，尤其涉及一种形成元件隔离膜的技术。
技术介绍
通常，在半导体衬底上建立了形成晶体管的区域和元件隔离区域。例如，按如下所述形成元件隔离区域。如图4A所示，在半导体衬底900上配置薄膜901以覆盖用于形成晶体管的区域，而且，如图4B所示，在薄膜901上配置氮化硅膜902。薄膜901是比氮化硅膜902硬的膜。其后，如图4C所示，通过氮化硅膜902的掩模蚀刻半导体衬底900，以形成沟槽部分904。如图4D所示，填充沟槽部分904，并形成覆盖氮化硅膜902的元件隔离膜905。其后，如图4E所示，经由化学机械抛光(CMP)对元件隔离膜905进行抛光，直到暴露出氮化硅膜902，从而通过湿法蚀刻工艺去除氮化硅膜902和薄膜901，如图4F所示(参见，例如，日本专利特开第2004-172,417号)。由于在元件隔离膜905抛光期间氮化硅膜902用作化学机械抛光工艺的停止膜，所以元件隔离膜905离衬底表面的高度尺寸基本等于氮化硅膜902厚度和薄膜901厚度的组合的高度尺寸，或短于氮化硅膜902厚度和薄膜901厚度的组合的高度尺寸。然而，鉴于日本专利特开第2004-172,417号中描述的技术中的以下观点，还有改进的空间。近年来的器件包括用于将晶体管与其它晶体管分离开的元件隔离膜，并减小了元件隔离膜的宽度尺寸。对应于配置宽度减小的元件隔离膜的趋势，通常具有锥形截面的沟槽部分需要具有大体上矩形的截面，其中底表面或下侧的宽度基本等于孔径或上边的宽度。为了形成具有上述几何形状的这种沟槽部分，需要垂直地蚀刻衬底，以及在通过该蚀刻工艺而形成沟槽部分的工艺中减少所产生的沉淀物。在该蚀刻工艺中所产生的沉淀物覆盖氮化硅膜以用作掩模，用于调节在形成该沟槽部分的蚀刻工艺中产生的蚀刻后的氮化硅膜的量。因此，该沉淀物量的减少导致了蚀刻的氮化硅膜的量增加。由于元件隔离膜比氮化硅膜更容易抛光，所以当厚度较薄的氮化硅膜用作CMP工艺的停止膜时，如图5所示，元件隔离膜905的高度可能会低于衬底900表面的高度。而且，为了将元件隔离膜距离衬底表面的高度尺寸调节为某个尺寸，可以在去除氮化硅膜之后进行调节元件隔离膜高度的工艺。当厚度较薄的氮化硅膜用作CMP工艺的停止膜时，减小了元件隔离膜距离衬底表面的高度尺寸，以致对元件隔离膜距离衬底表面的高度尺寸的调节变得困难。而且，蚀刻氮化硅膜量的增加导致了对氮化硅膜的不均匀蚀刻，以致难以获得具有均匀且一致高度尺寸的元件隔离膜。当在硅衬底中形成阱时，通常在硅衬底中将杂质注入元件隔离膜的下部。但在这种情况下，元件隔离膜高度尺寸的变化会导致配置具有希望深度的阱变得困难。
技术实现思路
根据本专利技术的一个方面，提供了一种，包括在半导体衬底上配置预定图案的氮化硅膜和覆盖该氮化硅膜的保护膜；利用该保护膜作为掩模选择性地蚀刻半导体衬底，从而形成沟槽部分；去除保护膜以暴露出氮化硅膜；淀积元件隔离膜，从而用其填充该沟槽部分并覆盖该氮化硅膜；通过对形成在氮化硅膜上的元件隔离膜进行抛光从而将其去除，直到暴露出氮化硅膜；以及去除该氮化硅膜。在上面描述的常规技术中，利用氮化硅膜作为掩模来形成沟槽部分，并且氮化硅膜还被用作元件隔离膜的抛光工艺中使用的停止膜。相反，根据本专利技术的上述方面，氮化膜上的保护膜被用作掩模，用于形成沟槽部分，并利用该氮化硅膜作为元件隔离膜的抛光工艺中使用的停止膜。在本专利技术中，由于在形成沟槽部分的蚀刻工艺期间，将覆盖氮化硅膜的保护膜用作掩模，因此在形成沟槽部分的蚀刻工艺期间，通过保护膜来保护氮化硅膜。因此，氮化硅膜很少受到用于形成沟槽部分的蚀刻工艺的影响。因此，在本专利技术中，即使进行形成沟槽部分的蚀刻工艺，也可以确保氮化硅膜具有所期望的厚度。然后去除保护膜，并在此之后，淀积元件隔离膜，然后经由抛光工艺去除形成在氮化硅膜上的元件隔离膜，由此可以使用氮化硅膜作为抛光工艺中所使用的停止膜，而该氮化硅膜很少受到形成沟槽部分的蚀刻工艺的影响并具有预定的厚度。因此，根据本专利技术，可以形成具有期望高度尺寸的元件隔离膜。而且，由于在本专利技术中氮化硅膜很少受到形成沟槽部分的蚀刻工艺的影响，因此很少引起氮化硅膜厚度的变化。因此，元件隔离膜距离衬底表面的高度尺寸的变化可以得到抑制。根据本专利技术，提供了包含元件隔离膜的半导体器件，其表现出如下特点，即距离衬底表面的高度尺寸的变化很小且具有距离衬底表面的期望的高度尺寸。附图说明结合附图，从下面的描述，本专利技术的以上和其它目的、优点和特征将更显而易见，其中图1A到1C是半导体器件的截面图，示出了制造根据本专利技术实施例的半导体器件的工艺；图2A到2C是半导体器件的截面图，示出了制造根据本专利技术实施例的半导体器件的工艺；图3A和3B是半导体器件的截面图，示出了制造根据本专利技术实施例的半导体器件的工艺；图4A到4F是半导体器件的截面图，示出了制造半导体器件的常规工艺；和图5是半导体器件的截面图，示出了常规半导体器件的典型的元件隔离膜。具体实施例方式现在在这里将参考示范性实施例描述本专利技术。本领域的技术人员将认识到，利用本专利技术的教导可以完成许多可选的实施例，并且本专利技术并不限于用于解释目的所示出的这些实施例。参考附图，以下将描述根据本专利技术的优选实施例。将描述制造根据本实施例的半导体器件的工艺概要。制造本实施例的半导体器件1的工艺包括在半导体衬底11上配置具有预定图案的氮化硅膜13和覆盖该氮化硅膜13的保护膜14；利用保护膜14作为掩模选择性地蚀刻半导体衬底11，从而形成沟槽部分111；去除保护膜14从而暴露出氮化硅膜13；淀积元件隔离膜16，以用其填充沟槽部分111并覆盖氮化硅膜13；通过对形成在氮化硅膜13上的元件隔离膜16进行抛光将其去除，直至暴露出氮化硅膜13；以及去除氮化硅膜13。如下将详细地描述制造本实施例的半导体器件的工艺。首先，如图1A所示，对用作半导体衬底的硅衬底11进行热氧化，从而在硅衬底11上形成氧化硅膜12。氧化硅膜12的厚度例如为5到15nm。接下来，在氧化硅膜12上形成氮化硅膜13，以覆盖氧化硅膜12。例如，可经由CVD工艺对氮化硅膜13进行淀积，并且氮化硅膜13的厚度例如为50到150nm。进一步，在氮化硅膜13上淀积经由CVD工艺形成的碳膜作为保护膜，例如非晶碳膜14。非晶碳膜14的厚度例如为50到150nm。非晶碳膜14直接形成在氮化硅膜13上。而且，在非晶碳膜14上直接形成包含Si和O作为组成元素的无机膜15。例如，SiOC膜、SiON膜、SiO2膜等可作为无机膜15的例子。无机膜15也经由CVD工艺形成。无机膜15的厚度例如为10到50nm。这种无机膜15和非晶碳膜14形成抗反射膜。在无机膜15上涂覆抗蚀剂，然后形成具有预定图案的掩模17。形成掩模17以具有覆盖硅衬底11的器件形成区域的图案。接下来，选择性地去除无机膜15以形成预定的图案。例如，使用气态的化合物进行干法蚀刻工艺，所述气态化合物例如是六氟化硫(SF6)、二氟甲烷(CH2F2)等。接下来，选择性地去除一部分非晶碳膜14。例如，使用包含氧(O)例如氧气(O2)的气体作为蚀刻气体，并产生等离子体，用氧基进行干法蚀刻工艺。除了以上之外，可以使用包含O2气和溴化氢(HBr)气体、氯(Cl2)气、氩(Ar)气、氦(He本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：在半导体衬底上配置预定图案的氮化硅膜和覆盖该氮化硅膜的保护膜；利用所述保护膜作为掩模选择性地蚀刻该半导体衬底，以形成沟槽部分；去除所述保护膜以暴露所述氮化硅膜；淀积元件隔离膜，以用其填充所述沟槽部分并覆盖所述氮化硅膜；通过对形成在所述氮化硅膜上的元件隔离膜进行抛光从而将该元件隔离膜去除，直至暴露出所述氮化硅膜；和去除所述氮化硅膜。

【技术特征摘要】
JP 2005-10-17 2005-3020561.一种制造半导体器件的方法，包括在半导体衬底上配置预定图案的氮化硅膜和覆盖该氮化硅膜的保护膜；利用所述保护膜作为掩模选择性地蚀刻该半导体衬底，以形成沟槽部分；去除所述保护膜以暴露所述氮化硅膜；淀积元件隔离膜，以用其填充所述沟槽部分并覆盖所述氮化硅膜；通过对形成在所述氮化硅膜上的元件隔离膜进行抛光从而将该元件隔离膜去除，直至暴露出所述氮化硅膜；和去除所述氮化硅膜。2.根据权利要求1的制造半导体器件的方法，其中所述保护膜是经由化学汽相淀积(CVD)工艺形成的碳膜，并且其中在所述的去除所述保护膜的步骤中，所述保护膜是经由使用氧气作为灰化气体的灰化工艺而被去除的。3.根据权利要求2的制造半导体器件的方法，其中所述的保护膜是非晶碳膜。4.根据权利要求2或3的制造半导体器...

【专利技术属性】
技术研发人员：满生彰，中山知士，藤田修，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]