高分子导电膜结构及其半导体组件封装结构制造技术

本发明专利技术公开了一种高分子导电膜结构及其半导体组件封装结构，是以高分子与纳米导线构成的复合导电膜结构，使芯片通过高分子导电膜的数条纳米导线以低温低压金属接合方式与另一芯片电性连接，达到低接点阻抗的接合；且本发明专利技术的导电膜提供单一导电方向及多层相互间隔平行的数条导线，可应用于极小间距的芯片与芯片之间的电性连接。

【技术实现步骤摘要】

本专利技术涉及一种异方性导电膜(Anisotropic Conductive Film，ACF)结构，特别是涉及一种以高分子及纳米导线构成的复合性导电膜结构。
技术介绍
随着封装技术的不断发展，芯片封装结构不断的推陈出新，如芯片倒装焊封装(Flip chip)、多芯片封装模块(MCM)等芯片封装结构。其中，芯片倒装焊封装是以锡铅凸块(solder bump)来连结芯片及基板的输出/输入电极，但由于芯片及基板两者的热膨胀系数(CTE，Coefficient of Thermal Expansion)无法匹配(mismatch)，所造成的应力会影响其连结可靠度。一般需在组装后再以点胶的方式将底胶(underfill)填充在芯片与基板之间，但当接合间距缩小到100μm以下时，现有底胶将因芯片与基板之间的间隙缩小而不易进入。现有的解决方式有几种1.将原先球型的锡铝凸块改为非焊锡且高深宽比的铜柱，来增加芯片与基板之间的间隙。2.改用导电高分子凸块，借助高分子材料的低杨氏系数的特性来作应力缓冲。但这两种方式都有其应用上的缺点，前者所适用的铜柱的杨氏系数大于锡铅凸块，不利于应力缓冲。而后者因现有导电高分子的电阻率是金属的10倍以上，所以也不适用于未来细间距、小电极面积的芯片倒装焊封装应用。另外，多芯片封装模块是将多个不同功能或相同功能的芯片一并封装于同一承载器上。由于多芯片封装模块具有更快的传输速度、更短的传输路径及更佳的电器特性，并进一步缩小芯片封装结构的尺寸和面积，因而多芯片封装技术已经普遍应用于各种电子产品之中，成为未来的主流产品。多芯片封装可分为平面及立体组合两种，立体堆栈封装的微型化效果胜过平面堆栈，所以成为近日研究开发的主流技术。它可利用上述芯片倒装焊锡铅凸块直接做芯片对芯片堆栈或是经由载板(interposer)进行堆栈。但此两种堆栈后的厚度仍比较大，0.1~1mm/layer(层)，多层堆栈后的厚度无法达到薄化的目的。另一种方式是芯片直接由输出/输入端(I/O)的金属电极(如现有铜芯片的铜)进行堆栈(不经载板及锡铅凸块)，此类芯片的厚度大多薄化至30um以下，可进行高达10层以上的堆栈而形成一系统单芯片。此种方式除了芯片功能增强及微型化外，其堆栈后的系统单芯片与基板之间连结的输出/输入端的数目将大幅减少，使所需基板面积及层数减少，整体成本将大幅降低。但此种芯片立体堆栈目前面临的问题有1.金属扩散接合的温度及压力较大造成可靠度下降。2.薄芯片需额外的保护避免外力造成破坏。3.功能不同的芯片可能有输出/输入端位置不同的问题。4.多层芯片连接后芯片间输出/输入端的数目会增加，所以输出/输入端的间距会缩小。5.散热问题。另外，美国专利第6849802号提供一种具芯片堆栈封装架构，其芯片与芯片堆栈的连接部份是将原输入/输出以重布方式引至裸晶(Bare Chip)的边缘，再以导电胶连接形成垂直导通，使得上述的输入/输出位置仍可以以凸块连接方式达到芯片之间的电性连接。但将输入/输出引至裸晶的边缘易造成输入/输出间距缩小及输入/输出面积缩小。当堆栈多颗芯片时，则造成整体的制作困难度提高。此外，此种芯片堆栈结构利用侧壁导电胶来稳定此三维芯片堆栈结构，而一般导电胶与金属接点的接触阻抗较大，不适于未来芯片的高速需求。所以，急需提供一种细间距、低阻抗、低温低压金属接合的异方向导电膜，来克服公知技术的缺陷。
技术实现思路
本专利技术的目的在于提供一种高分子导电膜结构及其半导体组件封装结构，此高分子导电膜结构可提供具纳米导线的异方性导电膜，可适用于极小间距的芯片与芯片之间的电性连接。其中利用纳米线的高表面能的特性来降低金属扩散接合所需的温度及压力，并且借助此纳米线导电膜中的高分子材料来保护上述薄化芯片及增强立体堆栈后的结构强度。除此之外，还可借助导电重布层的设计来解决输出/输入端位置不同的问题。为了实现上述目的，本专利技术提供了一种高分子导电膜结构，包括有具有单一导电方向的高分子导电膜本体，具有多条相互平行间隔的导线及填充于导线间隙的高分子材料，其中在高分子导电膜本体的至少一侧边形成至少一开孔，而多条导线暴露于每一开孔处。为了实现上述目的，本专利技术提供了一种高分子导电膜结构，包括有具有单一导电方向的高分子导电膜本体，具有数条相互平行间隔的导线，及填充于每一条导线间隙的高分子材料，其中数条导线暴露于高分子导电膜本体的至少一侧边。为了实现上述目的，本专利技术提供了一种高分子导电膜结构，包括有具有单一导电方向的高分子导电膜本体，具有一组以上导线组及填充于该等导线组间的高分子材料，其中每一导线组包含数条相互平行间隔的导线，而每一导线组暴露于高分子导电膜本体的至少一侧边。为了实现上述目的，本专利技术提供了一种高分子导电膜结构，包括有具有单一导电方向的高分子导电膜本体，具有至少两层相互间隔平行的数条导线、数个导电重布层及填充于每一条导线间隙的高分子材料，其中数个导电重布层形成于每一层导线的接合面上沿导电方向的一端。为了实现上述目的，本专利技术提供了一种高分子导电膜结构，包括有具有单一导电方向的高分子导电膜本体，具有至少两层相互间隔平行的数条导线、数个导电重布层及填充于每一条导线间隙的高分子材料，其中数个导电重布层形成于每一层导线的接合面上沿导电方向的一端，且在高分子导电膜本体的至少一侧边形成至少一开孔，而数条导线暴露于开孔处。为了实现上述目的，本专利技术提供了一种高分子导电膜结构，包括有具有单一导电方向的高分子导电膜本体，具有至少两层相互间隔平行的数条导线、数个导电重布层及填充于每一条导线间隙的高分子材料，其中数个导电重布层形成于每一层导线的接合面上沿导电方向的一端，而每一条导线暴露于高分子导电膜本体的至少一侧边。为了实现上述目的，本专利技术提供了一种高分子导电膜结构，包括有具有单一导电方向的高分子导电膜本体，具有至少两层且一个以上的导线组、数个导电重布层及填充于每一条导线间隙的高分子材料，其中每一导线组包含数条相互平行间隔的导线，数个导电重布层形成于每一层导线组的接合面上沿导电方向的一端，而至少一导线组暴露于高分子导电膜本体的至少一侧边。本专利技术所公开的高分子导电膜结构由纳米导线与高分子基材组成，其高分子基材具有柔软及吸收外应力的特点，可作为后续半导体组件组装时应力缓冲及增益薄芯片强度之用。除此之外，芯片通过高分子导电膜的数条纳米导线以低温低压金属接合方式与另一芯片作电性连接，达到低接点阻抗的接合效果，并借助导电重布层来做接电重布以解决上下芯片接点位置不同的问题。为了实现上述目的，本专利技术提供了一种使用上述各种高分子导电膜的半导体组件封装结构。此半导体组件封装结构包括有基板、高分子导电膜及芯片。基板具有电路图案及第一焊垫，第一焊垫与电路图案电性连接。高分子导电膜具有数条相互间隔平行的导线及填充于导线间隙的高分子材料，并使高分子导电膜的两侧边暴露导线，且导线的一端接触第一焊垫。芯片则放置于高分子导电膜相对于基板的一侧，且芯片与高分子导电膜接触的一侧具有数个第二焊垫，且第二焊垫接触导线的另一端，使基板与芯片借助高分子导电膜产生电性连接。为了实现上述目的，本发提供了一种半导体组件封装结构，包括有第一高分子导电膜、第二高分子导电膜、第一芯片、第二芯片及第三芯片。第一高本文档来自技高网...

【技术保护点】
一种高分子导电膜结构，其特征在于，包括有：　　　　具有单一导电方向的一高分子导电膜本体，具有数条相互平行间隔的导线及填充于该数条导线间隙的一高分子材料，其中在该高分子导电膜本体的至少一侧边形成至少一开孔，数条导线的至少一端暴露于该开孔处。

【技术特征摘要】
1.一种高分子导电膜结构，其特征在于，包括有具有单一导电方向的一高分子导电膜本体，具有数条相互平行间隔的导线及填充于该数条导线间隙的一高分子材料，其中在该高分子导电膜本体的至少一侧边形成至少一开孔，数条导线的至少一端暴露于该开孔处。2.根据权利要求1所述的高分子导电膜结构，其特征在于，该高分子材料为热固型高分子。3.根据权利要求1所述的高分子导电膜结构，其特征在于，该数条导线均为一纳米导线。4.一种高分子导电膜结构，其特征在于，包括有具有单一导电方向的一高分子导电膜本体，具有数条相互平行间隔的导线及填充于该数条导线间隙的一高分子材料，其中该数条导线的至少一端暴露于该高分子导电膜本体的至少一侧边。5.根据权利要求4所述的高分子导电膜结构，其特征在于，该高分子材料为热固型高分子。6.根据权利要求4所述的高分子导电膜结构，其特征在于，该数条导线均为一纳米导线。7.一种高分子导电膜结构，其特征在于，包括有具有单一导电方向的一高分子导电膜本体，具有一组以上导线组及填充于该数条导线组间的一高分子材料，其中每一导线组均包含数条相互平行间隔的导线，而该数条导线组的至少一端暴露于该高分子导电膜本体的至少一侧边。8.根据权利要求7所述的高分子导电膜结构，其特征在于，该高分子材料为热固型高分子。9.根据权利要求7所述的高分子导电膜结构，其特征在于，该数条导线均为一纳米导线。10.一种高分子导电膜结构，其特征在于，包括有具有单一导电方向的一高分子导电膜本体，具有至少两层相互间隔平行的数条导线、数个导电重布层及填充于该数条导线间隙的一高分子材料，其中数个导电重布层形成于每一层导线的接合面上沿该导电方向的一端。11.根据权利要求10所述的高分子导电膜结构，其特征在于，该高分子材料为热固型高分子。12.根据权利要求10所述的高分子导电膜结构，其特征在于，该数条导线均为一纳米导线。13.一种高分子导电膜结构，其特征在于，包括有具有单一导电方向的一高分子导电膜本体，具有至少两层相互间隔平行的数条导线、数个导电重布层及填充于该数条导线间隙的一高分子材料，其中复数个导电重布层形成于每一层导线的接合面上沿该导电方向的一端，而在该高分子导电膜本体的至少一侧边形成至少一开孔，使数条导线的一端暴露于该开孔处。14.根据权利要求13所述的高分子导电膜结构，其特征在于，该高分子材料为热固型高分子。15.根据权利要求13所述的高分子导电膜结构，其特征在于，该数条导线均为一纳米导线。16.一种高分子导电膜结构，其特征在于，包括有具有单一导电方向的一高分子导电膜本体，具有至少两层相互间隔平行的数条导线、数个导电重布层及填充于该数条导线间隙的一高分子材料，其中数个导电重布层形成于每一层导线的接合面上沿该导电方向的一端，且数条导线的一端暴露于该高分子导电膜本体的至少一侧边。17.根据权利要求16所述的高分子导电膜结构，其特征在于，该高分子材料为热固型高分子。18.根据权利要求16所述的高分子导电膜结构，其特征在于，该数条导线均为一纳米导线。19.一种高分子导电膜结构，其特征在于，包括有具有单一导电方向的一高分子导电膜本体，具有至少两层且一个以上的导线组、数个导电重布层及填充于该数条导线间隙的一高分子材料，其中该数条导线组均包含数条相互平行间隔的导线，且至少一导线组的一端暴露于该高分子导电膜本体的至少一侧边，数个导电重布层形成于每一层导线组的接合面上沿该导电方向的一端。20.根据权利要求19所述的高分子导电膜结构，其特征在于，该高分子材料为热固型高分子。21.根据权利要求19所述的高分子导电膜结构，其特征在于，该数条导线均为一纳米导线。22.一种半导体组件封装结构，其特征在于，包括有一基板，该基板具有一电路图案及数个第一焊垫，该数个第一焊垫与该电路图案电性连接；一高分子导电膜，具有数条相互间隔平行的导线及填充于该数条导线间隙的一高分子材料，并使该高分子导电膜的两侧边暴露一条以上导线，且该数条导线的一端接触该数个第一焊垫；及一芯片，置放于该高分子导电膜相对于该基板的一侧，且该芯片具有数个第二焊垫，该数个第二焊垫接触该高分子导电膜的该数条导线的另一端，使该基板与该芯片借助该高分子导电膜产生电性连接。23.根据权利要求22所述的半导体组件封装结构，其特征在于，该高分子材料为一热固型高分子。24.根据权利要求22所述的半导体组件封装结构，其特征在于，该高分子导电膜具有单一导电方向。25.根据权利要求22所述的半导体组件封装结构，其特征在于，该高分子导电膜的两侧边形成至少一开孔，而数条导线的至少一端暴露于该开孔处。26.根据权利要求22所述的半导体组件封装结构，其特征在于，该数条导线的两端暴露于该高分子导电膜的两侧边。27.根据权利要求22所述的半导体组件封装结构，其特征在于，该数条相互间隔...

【专利技术属性】
技术研发人员：汪若蕙，陈有志，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：71[中国|台湾]