电容器元件、半导体器件及其制造方法技术

本发明专利技术涉及具有高电容的电容器、具有该电容器的半导体器件以及用于制造该半导体器件的方法。在本发明专利技术的实施例中，该电容器包括具有预定图案的下电极、在该下电极上形成的介电层和在该介电层上形成的上电极。根据本发明专利技术的实施例，能够增加下电极与上电极之间的正对面积，从而增大电容器的电容；并且能够在有限的布局中实现尺寸减小的电容器，从而提高半导体器件的集成度。

【技术实现步骤摘要】

本专利技术涉及半导体器件。本专利技术也涉及具有高电容的电容器元件、具有该电容器元件的半导体器件以及用于制造该半导体器件的方法。
技术介绍
合并存储逻辑器(merged memory logic，MML)是一种器件，在该器件中存储单元阵列和模拟电路或外围电路可以相互集成在单一芯片中，其中存储单元阵列例如为动态随机存取存储器(DRAM)。随着这种合并存储逻辑器的发展，其各种功能显著提高。另外，可实现集成度更高且运行速度更快的半导体器件。MML中的模拟电路可包括电容器，例如可高速运行的金属-绝缘体-金属(“MIM”)电容器。这种MIM电容器应具有小电阻率且没有寄生电容。相关技术的MIM电容器可通过在包括导电层的半导体衬底上按顺序形成钛Ti层、氮化钛TiN层、第一金属层、介电层、第二金属层和光致抗蚀剂层而制成。使用光致抗蚀剂层作为掩模，可按顺序图案化第二金属层、介电层、第一金属层、氮化钛TiN层和钛Ti层。MIM电容器应具有高电容。MIM电容器的电容与介电常数以及第一金属层与第二金属层之间的正对面积成正比，而与第一金属层与第二金属层之间的距离成反比。因此，介电常数越高、正对面积越大以及金属层之间的距离越短，MIM电容器的电容则越大。然而，由于MIM电容器通过在平面上按顺序形成第一金属层、介电层和第二金属层而制成，因此MIM电容器的电容具有上限。此外，由于期望有较高的集成度，因此减小MIM电容器的尺寸是有利的。然而，根据相关技术制造的MIM电容器能够达到多小的尺寸是有限制的。
技术实现思路
根据本专利技术的一目的，提供一种电容器元件、具有该电容器元件的半导体器件以及用于制造该半导体器件的方法。根据本专利技术的另一目的，提供一种具有高电容的电容器元件、具有该电容器元件的半导体器件以及用于制造该半导体器件的方法。根据本专利技术的又一目的，提供一种尺寸减小的电容器元件、具有该电容器元件的半导体器件以及用于制造该半导体器件的方法。根据本专利技术的实施例，电容器元件包括下电极，具有预定的图案；介电层，形成在该下电极上；以及上电极，形成在该介电层上。根据本专利技术的实施例，半导体器件包括第一绝缘层，形成在半导体衬底上；电容器元件，形成在该第一绝缘层上；金属互连，形成在与该电容器元件相同的平面中，且与该电容器元件分隔预定的距离；以及第二绝缘层，形成在该电容器元件与该金属互连之间，其中该电容器元件包括下电极、介电层和上电极，并且在该下电极处形成预定的图案。根据本专利技术的实施例，用于制造半导体器件的方法包括在半导体衬底上形成第一绝缘层；在该第一绝缘层上形成电容器元件和金属互连，该电容器元件包括下电极、介电层和上电极，该金属互连与该电容器元件分隔预定的距离；以及在该电容器元件与该金属互连之间形成第二绝缘层，其中在该下电极处形成预定的图案。附图说明图1为示出根据本专利技术实施例的半导体器件的实例图；以及图2至图8分别为示出根据本专利技术实施例制造半导体器件的方法的实例图。具体实施例方式参照图1，在半导体衬底100上形成导电层(未示出)。在半导体衬底100上形成金属间(inter-metal)介电层110。在金属间介电层110上形成MIM电容器310和第一金属互连320。在第一金属互连320上形成第二金属互连240。在MIM电容器310的侧壁处、第一金属互连320和第二金属互连240的侧壁处以及金属间介电层110的上方形成互连介电层220，互连介电层220在MIM电容器310与第一金属互连320和第二金属互连240之间形成阶梯部分。第一金属互连320包括依次形成的接触辅助层122、下金属层132、蚀刻停止层142和上金属层152。MIM电容器310包括依次形成的下电极302、介电层170和上电极305。下电极302包括接触辅助层126、下金属层136、蚀刻停止层146和上金属层156。下电极302与第一金属互连320之间对应的层可由彼此相同的材料形成。接触辅助层122和126具有钛/氮化钛双层。下金属层132和136以及上金属层152和156可包含铝或由铝形成。蚀刻停止层142和146可包含钛或由钛形成。上电极305包括钛层180和氮化钛层190。在MIM电容器310和上金属层156处形成预定图案。图案的宽度“d”在大约0.08μm至1μm范围内。图案可形成为暴露蚀刻停止层146。图案也可形成为暴露在蚀刻停止层146的下部形成的下金属层136。在图案内形成介电层170，在介电层170上形成上电极305。因此，上电极305和下电极302沿着该图案的侧面和下表面基本上彼此面对。因此，相比于上电极与下电极在平面上彼此面对的设计，上电极305与下电极302之间的正对面积显著增大。在实施例中，MIM电容器310的电容高，并且与相关技术的电容器的电容相比，MIM电容器310的电容显著增加。虽然图1示出一个图案，但是也可形成多个图案。在形成多个图案的实施例中，MIM电容器310的电容高，并且高于仅形成一个图案的实施例。因此，MIM电容器310的电容可随着图案的数量增加而增加。根据器件的容限等确定图案的数量。在实施例中，在下电极302处形成图案，从而形成小尺寸的MIM电容器。MIM电容器的尺寸小于相关技术的电容器的尺寸。图2至图8分别为示出根据本专利技术实施例制造半导体器件的方法的示意图。参照图2，在半导体衬底100上形成导电层(未示出)。在包括该导电层的半导体衬底100上形成金属间介电层110。在金属间介电层110上依次形成接触辅助层120、下金属层130、蚀刻停止层140、上金属层150和第一光致抗蚀剂层160。在实施例中，金属间介电层110可由例如未掺杂的硅玻璃(USG)、掺氟的硅玻璃(FSG)、BPSG和/或TEOS形成。接触辅助层120可具有钛/氮化钛双层。下金属层130和上金属层150可由铝形成。蚀刻停止层140可由钛形成。在实施例中，可形成厚度范围约为200至500的接触辅助层120和蚀刻停止层140，并形成厚度范围约为500至1,000的下金属层130。对第一光致抗蚀剂层160进行光刻处理以形成具有预定宽度“d”的掩模图案。参照图3，用第一光致抗蚀剂层160作为掩模，图案化上金属层150以在上金属层150处形成对应于宽度“d”的图案。该图案可被图案化为暴露蚀刻停止层140或下金属层130。蚀刻停止层140可形成为指示图案化期间蚀刻处理的停止时间。例如，通过使用氧气O2进行等离子体处理可去除第一光致抗蚀剂层160。作为这种蚀刻处理的结果，在上金属层150的侧面或下表面可能粘附有聚合物。例如，通过湿蚀刻处理可容易地去除这种聚合物。参照图4，在包括图案的上金属层150上形成介电层170。此外，在介电层170上依次形成钛层180和氮化钛层190。在实施例中，介电层170可由氮化物或氧化物形成，并具有大约200至1,500的厚度范围。可形成厚度范围为500至1,000的钛层180。此外，可形成厚度范围为500至1,500的氮化钛层190。参照图5，在氮化钛层190上形成第二光致抗蚀剂层200。对第二光致抗蚀剂层200进行光刻处理以形成图案，其中使氮化钛层190暴露于在上金属层150处形成的图案的外围。参照图6，用第二光致抗蚀剂层200作为掩模，依次图案本文档来自技高网...

【技术保护点】
一种器件，包括：下电极，具有预定的图案；介电层，形成在该下电极上；以及上电极，形成在该介电层上。

【技术特征摘要】
KR 2005-12-5 10-2005-01174891.一种器件，包括下电极，具有预定的图案；介电层，形成在该下电极上；以及上电极，形成在该介电层上。2.如权利要求1所述的器件，其中该介电层和该上电极形成在该图案上。3.如权利要求1所述的器件，其中该上电极和该下电极设置为沿着该图案的侧面和下表面彼此面对。4.如权利要求1所述的器件，其中该下电极包括接触辅助层、下金属层、蚀刻停止层和上金属层。5.如权利要求4所述的器件，其中该接触辅助层包括钛/氮化钛双层。6.如权利要求4所述的器件，其中该下金属层和该上金属层包含铝。7.如权利要求4所述的器件，其中该蚀刻停止层包含钛。8.如权利要求1所述的器件，其中该图案穿过该上金属层以暴露该蚀刻停止层。9.如权利要求1所述的器件，其中该图案穿过该上金属层和该蚀刻停止层以暴露该下金属层。10.如权利要求1所述的器件，其中该图案包括多个图案。11.如权利要求1所述的器件，其中该图案的宽度范围为0.08μm至1μm。12.如权利要求1所述的器件，其中该上电极包括钛层和氮化钛层。13.一种器件，包括第一绝缘层，形成在半导体衬底上；电容器，形成在该第一绝缘层上；金属互连，形成在与该电容器相同的平面中，并设置为与该电容器分隔预定的距离；以及第二绝缘层，形成在该电容器与该金属互连之间，其中，该电容器包括下电极、介电层和上电极，并且在该下电极处形成预定的图案。14.如权利要求13所述的器件，其中该介电层和该...

【专利技术属性】
技术研发人员：南相釪，
申请(专利权)人：东部电子股份有限公司，
类型：发明
国别省市：KR[韩国]