半导体器件及其制造方法技术

一种制造ＭＩＳ半导体器件的方法，包括：在第一导电类型的半导体衬底（１０）上形成高介电膜（１３ａ）作为栅极绝缘体（１３）；在具有氢气和氧气的环境中对半导体衬底进行热处理以在半导体衬底（１０）和高介电膜（１３ａ）之间形成界面层（１３ｂ）；在形成界面层（１３ｂ）之后，在高介电膜（１３ａ）上形成导电膜（１４）；以栅极图案处理导电膜以形成栅电极（１４）；以及用栅电极（１４）作为掩模，用第二导电类型的杂质对半导体衬底（１０）掺杂而形成源极／漏极区（１８，１９）。

【技术实现步骤摘要】

本专利技术涉及一种具有在栅极绝缘膜方面有改进的金属-绝缘体-半导体(MIS)结构的。
技术介绍
为了提高大规模集成电路(LSI)的性能和速度，MOS晶体管的尺寸近来已经减小。因此，MOS晶体管的栅极绝缘膜厚度骤然减小。在常规使用的氧化硅膜(SiO2)中，流动着大量的栅极漏电流。因此，对于该氧化硅膜(SiO2)而言，非常需要栅极绝缘膜。在这些情况下，已经尝试使用介电常数比SiO2高的高介电常数材料作栅极绝缘膜来减少栅极漏电流，以使栅极绝缘膜的物理厚度变厚。形成上述高介电膜(称为“高k膜”)的严重问题在于，当通过通常的技术形成高介电膜时，在高介电膜和硅(Si)之间的界面中形成质量差且介电常数低的界面层。使用高介电膜的主要目的是获得其介电常数高的优点。低介电常数的界面层产生致命的缺点，即，不能减小转换成SiO2(EOT)的栅极绝缘膜的厚度。在通常的制造过程中，利用了这样一种方法，即在硅衬底上形成例如SiO2的界面层，接着在界面层上形成高介电栅极绝缘膜。这种方法存有的严重的问题是，在形成栅极绝缘膜的步骤中对界面层造成工艺损伤，以及在制造晶体管的步骤中，栅极绝缘膜劣化。作为解决上述问题的方本文档来自技高网...

【技术保护点】
一种制造ＭＩＳ半导体器件的方法，其特征在于，包括：在第一导电类型的半导体衬底上形成高介电膜作为栅极绝缘体；在具有氢气和氧气的环境中对所述半导体衬底进行热处理，以在所述半导体衬底和所述高介电膜之间形成界面层；在形成所述 界面层之后，在所述高介电膜上形成导电膜；以栅极图案处理所述导电膜以形成栅电极；以及用所述栅电极作为掩模，用第二导电类型的杂质对所述半导体衬底掺杂而形成源极／漏极区。

【技术特征摘要】
JP 2006-3-17 2006-0755701.一种制造MIS半导体器件的方法，其特征在于，包括在第一导电类型的半导体衬底上形成高介电膜作为栅极绝缘体；在具有氢气和氧气的环境中对所述半导体衬底进行热处理，以在所述半导体衬底和所述高介电膜之间形成界面层；在形成所述界面层之后，在所述高介电膜上形成导电膜；以栅极图案处理所述导电膜以形成栅电极；以及用所述栅电极作为掩模，用第二导电类型的杂质对所述半导体衬底掺杂而形成源极/漏极区。2.根据权利要求1所述的方法，其特征在于，所述热处理包括在800℃到1100℃的温度下，在具有氢气和氧气的环境中对所述半导体衬底进行热处理。3.根据权利要求2所述的方法，其特征在于，所述热处理包括在900℃或更高的温度下，在具有氢气和氧气的环境中对所述半导体衬底进行热处理。4.根据权利要求1所述的方法，其特征在于，形成高介电膜作为栅极绝缘体包括用含有铪原子、氧原子和氮原子的高介电膜形成栅极绝缘膜。5.一种制造MIS半导体器件的方法，其特征在于，包括在第一导电类型的半导体衬底上形成高介电膜作为栅极绝缘体；在所述高介电膜上形成导电膜；以栅极图案处理所述导电膜以形成栅电极；在具有氢气和氧气的环境中对具有栅电极的所述半导体衬底进行热处理，以在所述半导体衬底和所述高介电膜之间形成界面层，以及在形成所述界面层之后，用所述栅电极作为掩模，用第二导电类型的杂质对半导体衬底掺杂而形成源极/漏极区。6.根据权利要求5所述的方法，其特征在于，所述热处理包括在800℃到1100℃的温度下，在具有氢气和氧气的环境中对所述半导体衬底进行热处理。7.根据权利要求6所述的方法，其特征在于，所述热处理包括在900℃或更高的温度下，在具有氢气和氧气的环境中对所述半导体衬底进行热处理。8.根据权利要求5所述的方法，其特征在于，形成高介电膜作为栅极绝缘体包括用含有铪原子、氧原子和氮原子的高介电膜形成栅极绝缘膜。9.一种制造MIS半导体器件的方法，其特征在于，包括在第一导电类型的半导体衬底上形成高介电膜作为栅极绝缘膜；在所述高介电膜上形...

【专利技术属性】
技术研发人员：佐竹秀喜，生田目俊秀，
申请(专利权)人：株式会社东芝，株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]