互补式金属氧化物半导体元件及其形成方法技术

一种互补式金属氧化物半导体元件，其包括衬底、第一型金属氧化物半导体晶体管、第二型金属氧化物半导体晶体管、第一应力层、第一衬层与第二应力层。其中，衬底具有第一有源区与第二有源区，且第一有源区与第二有源区之间以隔离结构区隔。另外，第一型金属氧化物半导体晶体管配置于衬底的第一有源区，第二型金属氧化物半导体晶体管配置于衬底的第二有源区。第一应力层顺应性地配置于第一有源区的第一型金属氧化物半导体晶体管上。第一衬层顺应性地配置于第一应力层上。第二应力层顺应性地配置于第二有源区的第二型金属氧化物半导体晶体管上。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件及其形成方法，尤其涉及一种。
技术介绍
在集成电路元件的发展过程中，藉由缩小元件的尺寸可达到高速操作和低耗电量的目的。然而，由于目前缩小元件尺寸的技术遭受到工艺技术瓶颈、成本昂贵等因素的限制，所以需发展其他不同于缩小元件的技术，以改善元件的驱动电流。因此，有人提出在晶体管的沟道区利用应力(stress)控制的方式，来克服元件缩小化的极限。此方法为藉由使用应力改变硅(Si)晶格的间距，以增加电子和空穴的迁移率(mobility)，进而提高元件的效能。现有一种利用应力控制方式增加元件效能的方法为，以作为接触窗蚀刻终止层(contact etch stop layer，CESL)的氮化硅层来产生应力，提高元件的驱动电流(drive current)，以达到增加元件效能的目的。然而，当氮化硅层的拉伸应力(tensile stress)增加时，n沟道区的驱动电流会增加，但却会造成p沟道区的驱动电流降低。相反地，当氮化硅层的压缩应力(compressive stress)增加时，p沟道区的驱动电流会增加，但却会造成n沟道区的驱动电流降低。换句话说，利用氮化硅层来产生应力以提高晶体管效能的方法，只能用于提升N型金属氧化物半导体晶体管(NMOS transistor)的效能或P型金属氧化物半导体晶体管(PMOS transistor)的效能，且无法同时提高NMOS晶体管与PMOS晶体管的效能。在美国专利第6,573,172 B1号中，提出一种能够提高NMOS晶体管与PMOS晶体管效能的方法。首先，在一衬底上形成NMOS晶体管与PMOS晶体管，且二晶体管之间形成有浅沟渠隔离结构(STI)，以电性隔离NMOS晶体管与PMOS晶体管。然后，沉积一层第一氮化硅层，以覆盖住整个衬底。接着，于第一氮化硅层上形成图案化光致抗蚀剂层，以暴露出NMOS晶体管上的第一氮化硅层。之后，再以此图案化光致抗蚀剂层为掩模，进行一蚀刻工艺，以移除所暴露出来的第一氮化硅层，保留PMOS晶体管上的第一氮化硅层。然后，移除此图案化光致抗蚀剂层，然后于衬底上方形成一层氧化层，覆盖第一氮化硅层与NMOS晶体管。之后，再以相同的方式，沉积一层第二氮化硅层，覆盖住整个衬底。然后，移除PMOS晶体管上方的第二氮化硅层，保留NMOS晶体管上方的第二氮化硅层。如此一来，便可在NMOS晶体管与PMOS晶体管上分别形成具有拉伸应力与压缩应力的氮化硅层，如此可达到同时提高NMOS晶体管与PMOS晶体管的效能的目的。然而，上述方法虽然可同时提高NMOS晶体管与PMOS晶体管的效能。但是，其中仍然存在有一些问题。举例来说，在移除未被光致抗蚀剂层所覆盖的氮化硅层之后，通常是利用氧等离子体对光致抗蚀剂层进行轰击，以进行光致抗蚀剂层的移除步骤，但是如此一来容易使得暴露出来的膜层与构件，例如间隙壁、金属硅化物层以及无晶体管区域的浅沟渠隔离结构的二氧化硅层与硅化镍层，产生损伤(damage)，而影响元件的效能及其可靠度。
技术实现思路
有鉴于此，本专利技术的目的是提供一种互补式金属氧化物半导体元件的形成方法，能够避免现有去除光致抗蚀剂层时，造成损伤的问题，且同时可提高NMOS晶体管与PMOS晶体管的效能。本专利技术的另一目的是提供一种互补式金属氧化物半导体元件，能够避免现有去除光致抗蚀剂层时，造成损伤的问题，且同时可提高NMOS晶体管与PMOS晶体管的效能。本专利技术提出一种互补式金属氧化物半导体元件的形成方法，此形成方法为先提供一衬底，此衬底具有第一有源区与第二有源区，且第一有源区与第二有源区之间以一隔离结构区隔。接着，分别于衬底的第一有源区与第二有源区形成第一型金属氧化物半导体晶体管与第二型金属氧化物半导体晶体管。然后，于衬底上方形成第一应力层，顺应性地覆盖住第一型金属氧化物半导体晶体管、第二型金属氧化物半导体晶体管与隔离结构。之后，于第一应力层上顺应性地形成第一衬层，其中第一衬层与第一应力层具有高蚀刻选择比。接着，于第一有源区的第一衬层上形成第一光致抗蚀剂层。随后，以第一光致抗蚀剂层为掩模，移除部分第一衬层至暴露出第一应力层表面。然后，移除第一光致抗蚀剂层。随后，以第一衬层为掩模，移除部分第一应力层，直至暴露出第二型金属氧化物半导体晶体管。接着，于衬底上方形成第二应力层，顺应性地覆盖第二型金属氧化物半导体晶体管与第一衬层。之后，于第二有源区的第二应力层上形成第二光致抗蚀剂层。然后，以第二光致抗蚀剂层为掩模，移除部分第二应力层，直至暴露出第一衬层表面，随后，再移除第二光致抗蚀剂层。依照本专利技术的实施例所述，上述的第一衬层的材质例如是氧化硅、氮氧化硅、碳化硅、碳氧化硅或非晶碳(amorphous carbon)。第一衬层的厚度例如是介于100～500埃之间。依照本专利技术的实施例所述，上述的第一应力层与第二应力层的材质例如是氮化硅。另外，第一应力层与第二应力层的形成方法例如是化学气相沉积法。第一应力层与第二应力层的厚度例如是介于500～1200埃之间。依照本专利技术的实施例所述，上述于第二应力层形成后，还可例如是，形成第二衬层，顺应性地覆盖第二应力层，其中第二衬层与第二应力层具有高蚀刻选择比。然后，于第二有源区的第二衬层上形成第二光致抗蚀剂层。之后，以第二光致抗蚀剂层为掩模，移除部分第二衬层，直至暴露出第二应力层表面。然后，移除第二光致抗蚀剂层。随后，以第二衬层为掩模，移除部分第二应力层，直至暴露出第一衬层表面。上述，第二衬层的材质例如是氧化硅、氮氧化硅、碳化硅、碳氧化硅或非晶碳。第二衬层的厚度例如是介于100～500埃之间。依照本专利技术的实施例所述，上述的第一型金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，第二型金属氧化物半导体晶体管为P型金属氧化物半导体晶体管，则第一应力层为拉伸应力层，第二应力层为压缩应力层。依照本专利技术的实施例所述，上述的第一型金属氧化物半导体晶体管为P型金属氧化物半导体晶体管，第二型金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，则第一应力层为压缩应力层，第二应力层为拉伸应力层。本专利技术另提出一种互补式金属氧化物半导体元件，其包括衬底、第一型金属氧化物半导体晶体管、第二型金属氧化物半导体晶体管、第一应力层、第一衬层与第二应力层。其中，衬底具有第一有源区与第二有源区，且第一有源区与第二有源区之间以隔离结构区隔。另外，第一型金属氧化物半导体晶体管配置于衬底的第一有源区，第二型金属氧化物半导体晶体管配置于衬底的第二有源区。第一应力层顺应性地配置于第一有源区的第一型金属氧化物半导体晶体管上。第一衬层顺应性地配置于第一应力层上。第二应力层顺应性地配置于第二有源区的第二型金属氧化物半导体晶体管上。依照本专利技术的实施例所述，上述的第一衬层的材质例如是氧化硅、氮氧化硅、碳化硅、碳氧化硅或非晶碳。第一衬层的厚度例如是介于100～500埃之间。依照本专利技术的实施例所述，上述的第一应力层与第二应力层的材质例如是氮化硅。第一应力层与第二应力层的厚度例如是介于500～1200埃之间。依照本专利技术的实施例所述，上述的互补式金属氧化物半导体元件还包括一第二衬层，顺应性地配置于第二应力层上。其中，第二衬层的材质例如是氧化硅、氮氧化硅、碳化硅、碳氧化硅或非晶碳。第二衬层的厚度例本文档来自技高网...

【技术保护点】
一种互补式金属氧化物半导体元件的形成方法，包括：提供一衬底，该衬底具有一第一有源区与一第二有源区，且该第一有源区与该第二有源区之间以一隔离结构区隔；分别于该衬底的该第一有源区与该第二有源区形成一第一型金属氧化物半导体晶体管与 一第二型金属氧化物半导体晶体管；于该衬底上方形成一第一应力层，顺应性地覆盖住该第一型金属氧化物半导体晶体管、该第二型金属氧化物半导体晶体管与该隔离结构；于该第一应力层上顺应性地形成一第一衬层，其中该第一衬层与该第一应力层具有 高蚀刻选择比；于该第一有源区的该第一衬层上形成一第一光致抗蚀剂层；以该第一光致抗蚀剂层为掩模，移除部分该第一衬层至暴露出该第一应力层表面；移除该第一光致抗蚀剂层；以该第一衬层为掩模，移除部分该第一应力层至暴露 出该第二型金属氧化物半导体晶体管；于该衬底上方形成一第二应力层，顺应性地覆盖该第二型金属氧化物半导体晶体管与该第一衬层；于该第二有源区的该第二应力层上形成一第二光致抗蚀剂层；以该第二光致抗蚀剂层为掩模，移除部分该第二 应力层至暴露出该第一衬层表面；以及移除该第二光致抗蚀剂层。...

【技术特征摘要】
1.一种互补式金属氧化物半导体元件的形成方法，包括提供一衬底，该衬底具有一第一有源区与一第二有源区，且该第一有源区与该第二有源区之间以一隔离结构区隔；分别于该衬底的该第一有源区与该第二有源区形成一第一型金属氧化物半导体晶体管与一第二型金属氧化物半导体晶体管；于该衬底上方形成一第一应力层，顺应性地覆盖住该第一型金属氧化物半导体晶体管、该第二型金属氧化物半导体晶体管与该隔离结构；于该第一应力层上顺应性地形成一第一衬层，其中该第一衬层与该第一应力层具有高蚀刻选择比；于该第一有源区的该第一衬层上形成一第一光致抗蚀剂层；以该第一光致抗蚀剂层为掩模，移除部分该第一衬层至暴露出该第一应力层表面；移除该第一光致抗蚀剂层；以该第一衬层为掩模，移除部分该第一应力层至暴露出该第二型金属氧化物半导体晶体管；于该衬底上方形成一第二应力层，顺应性地覆盖该第二型金属氧化物半导体晶体管与该第一衬层；于该第二有源区的该第二应力层上形成一第二光致抗蚀剂层；以该第二光致抗蚀剂层为掩模，移除部分该第二应力层至暴露出该第一衬层表面；以及移除该第二光致抗蚀剂层。2.如权利要求1所述的互补式金属氧化物半导体元件的形成方法，其中该第一衬层的材质包括氧化硅、氮氧化硅、碳化硅、碳氧化硅或非晶碳。3.如权利要求1所述的互补式金属氧化物半导体元件的形成方法，其中该第一衬层的厚度介于100～500埃之间。4.如权利要求1所述的互补式金属氧化物半导体元件的形成方法，其中该第一应力层与该第二应力层的材质包括氮化硅。5.如权利要求1所述的互补式金属氧化物半导体元件的形成方法，其中该第一应力层与该第二应力层的形成方法包括化学气相沉积法。6.如权利要求1所述的互补式金属氧化物半导体元件的形成方法，其中该第一应力层与该第二应力层的厚度介于500～1200埃之间。7.如权利要求1所述的互补式金属氧化物半导体元件的形成方法，其中于该第二应力层形成后，还包括形成一第二衬层，顺应性地覆盖该第二应力层，其中该第二衬层与该第二应力层具有高蚀刻选择比；于该第二有源区的该第二衬层上形成该第二光致抗蚀剂层；以该第二光致抗蚀剂层为掩模，移除部分该第二衬层至暴露出该第二应力层表面；移除该第二光致抗蚀剂层；以及以该第二衬层为掩模，移除部分该第二应力层至暴露出该第一衬层表面。8.如权利要求7所述的互补式金属氧化物半导体元件的形成方法，其中该第二衬层的材质包括氧化硅、氮氧化硅、碳化硅、碳氧化硅或非晶碳。9.如权利要求7所述的互补式金属氧化物半导体元件的形成方法，其中该第二衬层的厚度介于100～500埃之间。10.如...

【专利技术属性】
技术研发人员：孙世伟，邹世芳，廖俊雄，周珮玉，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]