高压CMOS器件及其制造方法技术

本发明专利技术提供了一种制造高压ＣＭＯＳ器件的方法，在形成高压深阱区域时不需要用于形成光学对准标记的单独掩膜。该方法包括形成暴露半导体衬底预定区域的相对厚的第一氧化物膜图案；在暴露衬底上形成第二氧化物膜图案；以及通过利用第一氧化物膜图案作为掩膜进行离子注入和退火处理，形成高压深阱区域。第二氧化物膜图案通过退火处理扩散，以在高压深阱区域上产生台阶。该台阶能被用作光学对准标记。

【技术实现步骤摘要】
高压CMOS器件及其制造方法
技术介绍
图1A至IF所示为现有技术制造高压CMOS器件的方法的过程示 意图。参见图1A，焊盘氧化物膜2较薄地形成在掺杂有杂质离子的半导 体衬底1上。焊盘氧化物膜2典型地形成为200A至300A的厚度。参见图1B，为了形成用于形成下面将描述的高压深阱的光致抗蚀 剂图案，在焊盘氧化物膜2上形成掩膜。然后，使用掩膜通过蚀刻包 括焊盘氧化物膜2的半导体衬底1表面的部分区域，形成光学对准标 记3 (photo align key)。参见图1C，基于光学对准标记3使光致抗蚀剂图案P1对准，并 使其形成在焊盘氧化物膜2上。参见图1D，通过利用光致抗蚀剂图案P1作为掩膜在衬底上注入 杂质离子，形成高压深阱区域4，然后将光致抗蚀剂图案P1剥离。参见图1E，通过移除焊盘氧化物膜2并进行LOCOS处理，在半 导体衬底1的预定区域形成隔离区域5。参见图1F，通过将杂质离子注入到其中形成有隔离区域5的半导 体衬底1的深阱区域4中，形成逻辑阱(logic well)区域6。在半导体衬底1上层叠掺杂有杂质离子的栅极氧化物膜和多晶 硅并形成图案。 其后，通过形成绝缘膜并在其上进行毯式蚀刻(本文档来自技高网...

【技术保护点】
一种制造高压ＣＭＯＳ器件的方法，包括：在半导体衬底上形成第一氧化物膜图案，暴露半导体衬底的预定区域；在暴露的半导体衬底上形成第二氧化物膜图案；以及通过利用第一氧化物膜图案作为注入掩膜进行离子注入和退火，形成高压深阱区 域，其中利用退火处理使第二氧化物膜图案扩散以在高压深阱区域的顶面上产生台阶。

【技术特征摘要】
KR 2006-12-26 10-2006-01342361.一种制造高压CMOS器件的方法，包括在半导体衬底上形成第一氧化物膜图案，暴露半导体衬底的预定区域；在暴露的半导体衬底上形成第二氧化物膜图案；以及通过利用第一氧化物膜图案作为注入掩膜进行离子注入和退火，形成高压深阱区域，其中利用退火处理使第二氧化物膜图案扩散以在高压深阱区域的顶面上产生台阶。2.如权利要求1所述的方法，进一步包括:移除第一和第二氧化物膜图案； 在半导体衬底上形成隔离区域；以及在产生台阶的区域中形成隔离物。3. 如权利要求2所述的方法，其中该隔离物由氮化物形成。4. 如权利要求2所述的方法，进一步包括 在高压深阱区域中形成逻辑阱； 在半导体衬底上形成栅极结构；以及 在半导体衬底上的栅极结构的边上形成源极和漏极...

【专利技术属性】
技术研发人员：高光永，
申请(专利权)人：东部高科股份有限公司，
类型：发明
国别省市：KR[韩国]