集成有鳍式FET的平面型衬底器件及其制造方法技术

集成有鳍式场效应晶体管（ＦｉｎＦＥＴ）的平面型衬底器件（１００）及其制造方法，包括绝缘体上硅（ＳＯＩ）晶片（１０１），后者包括：衬底（１０３）；衬底（１０３）上的隐埋隔离层（１０５）；以及在该隐埋隔离层（１０５）上的半导体层（１１５）。该结构（１００）还包括在该隐埋隔离层（１０５）上的ＦｉｎＦＥＴ（１３０）以及集成在该衬底（１０３）中的场效应晶体管（ＦＥＴ）（１３１），其中，ＦＥＴ（１２７）栅极与ＦｉｎＦＥＴ栅极（１２５）在同一平面内。该结构（１００）还包括配置在该衬底（１０３）中的后向阱区（１０４、１０６、１０８、１１０）。在一种实施方式中，该结构（１００）还包括配置在衬底（１０３）中的浅沟槽隔离区（１１１）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施方式总体上涉及微电子逻辑器件及制造方法，尤其 涉及具有改善的器件性能特性的集成电路器件的设计和制造以及改 进的制造方法。
技术介绍
随着集成电路(IC)的继续发展和提高，形成在IC衬底上的器 件的数量和密度急剧增加，在芯片上制造具有数亿甚至逼近数十亿个 器件的IC已经成为业界的标准。与形成在IC衬底上的器件数量的增 加以及器件密度的同步增长相关联，器件的尺度显著减小。例如，栅 厚度以及源漏元件的沟道隔离的尺度持续地最小化，以致如今需要对 源极、漏极和栅极进行微米和纳米隔离。随着器件尺度的稳步缩小， 器件的性能必须始终保持或者提升。另外，还应当提高制造这些IC 的容易程度和成本效率。对于静电放电(ESD )和模拟应用以及对于现有设计的使用来说， 平面型IC器件与鳍式场效应晶体管绝缘体上硅互补金属氧化物半导 体(FinFET SOI CMOS)器件的集成具有一些优点。进行这种集成 的传统技术包括将FET栅极置于SOI岛的顶上。但是，这通常容易 导致FinFET栅极和平面型逻辑上的栅极(也就是FET栅极)之间的 高差很大。因此，该阶梯高差是光刻和蚀刻的一个重大问题，需要几 个附加的步骤来緩解该问题，而这容易增加整体制造成本。因此，需 要一种新方法和新结构来提供优异的IC器件性能，同时容易制造、 降低制造成本。
技术实现思路
鉴于上述，本专利技术的一种实施方式提供了一种结构，其包括衬 底；在衬底上的隐埋隔离层；在隐埋隔离层上的鳍式场效应晶体管 (FinFET);以及集成在该衬底中的场效应晶体管(FET)，其中， FET的栅极区与FinFET的栅极区在同一平面内。该结构还包括配置 在该衬底中的后向阱区(retrograde well regions )。该FinFET包括 有侧壁的半导体层；在该半导体层上的第一电介质层；沿着该半导体 层的每一个侧壁配置的第二电介质层；在第一和第二电介质层上的所 述FinFET栅极区；以及在FinFET栅极区相对侧上的FinFET源/ 漏区。该FET包括在FET栅极区相对侧的FET源/漏区，以及在 FET栅极区和衬底之间的栅电介质层。在一种实施方式中，该结构还 包括配置在衬底中的浅沟槽隔离(STI)区。本专利技术的另一方面提供了一种结构，其包括绝缘体上硅(SOI) 晶片，后者包括衬底；衬底上的隐埋隔离层；以及在该隐埋隔离层 上的半导体层。该结构还包括在该隐埋隔离层上的FinFET以及集成 在该衬底中的FET,其中，FET的栅极区与FinFET的栅极区在同一 平面内。该结构还包括配置在该衬底中的后向阱区。该FinFET包括 配置在该半导体层上的侧壁；在该半导体层上的第一 FinFET电介质 层；沿着该半导体层的每一个侧壁配置的第二 FinFET电介质层；在 第一和第二 FinFET电介质层上的FinFET栅极区；以及在FinFET 栅极区的相对侧的FinFET源/漏区。该FET包括在FET栅极区的 相对侧的FET源/漏区，以及在FET栅极区和衬底之间的栅电介质层。 在一种实施方式中，所述隐埋隔离层包括隐埋氧化物。另外，在另一 种实施方式中，该结构还包括配置在衬底中的STI区。本专利技术的另一种实施方式提供了一种形成集成有FinFET的平 面型衬底器件的方法，其中，该方法包括提供衬底；在村底上形成 隐埋隔离层；将半导体层接合到该隐埋隔离层；同时在隐埋隔离层上 形成FinFET和在衬底中形成FET，其中，该FinFET包括FinFET 栅极区，该FET包括FET栅极区；平面化FinFET栅极区和FET栅 极区。该方法还包括在村底中配置阱区。形成FinFET的工艺包括 在半导体层上形成第一 FinFET电介质层，其中该半导体层包括侧壁； 沿着半导体层的每一个侧壁在衬底上配置第二 FinFET电介质层；在 第一和第二 FinFET电介质层上形成FinFET栅极区；在FinFET栅 极区的相对侧上形成FinFET源/漏区 形成FET的工艺包括在衬底上形成FET栅电介质层；在FET 栅电介质层上形成FET栅极区，其中FET栅电介质层与FET栅极区 相邻；在衬底中形成FET源/漏区。另外，所述FET栅电介质层形成 在FET栅极区和衬底之间。在本专利技术的一种实施方式中，该方法还 包括在衬底中配置STI区。另外，所述FinFET栅极区包括多晶硅， 所述FET栅极区包括多晶硅。在一种实施方式中，所述隐埋隔离层 包括隐埋氧化物。本专利技术的上述实施方式提供了 一种容易实现的集成技术，使用它 将平面型逻辑集成电路器件与FinFET器件结合起来，并将平面型逻 辑集成电路器件形成为使得FET栅极和FinFET栅极在一个制造步骤 中形成。例如，FET栅极材料和FinFET栅极材料的淀积同时发生， FET栅极材料和FinFET栅极材料的平面化同时进行。FET栅极和 FinFET栅极被平面化到同一上部高度，这就取消了另外的光刻和蚀 刻工艺，从而减少了制造步骤的数量，总体上降低了制造成本。结合下面的说明以及附图将更好地理解本专利技术的实施方式的上 述以及其他方面。但是应当理解，下面的说明尽管指出了本专利技术的优 选实施方式和大量的具体细节，但是它们都是^充明性的而非限制性 的。在本专利技术的实施方式的范围内可以作出许多变化和修改而不脱离 本专利技术的实质，本专利技术的实施方式包括所有这样的修改。附图说明结合附图阅读下面的详细说明可以更好地理解本专利技术的实施方 式。附图中图1的剖面示了根据本专利技术的一种实施方式的集成电路器 件的第一中间加工步骤；图2的剖面示了根据本专利技术的一种实施方式的集成电路器 件的第二中间加工步骤；图3的剖面示了根据本专利技术的一种实施方式的集成电路器 件的第三中间加工步骤；图4的剖面示了根据本专利技术的一种实施方式的集成电路器 件的第四中间加工步骤；图5的剖面示了根据本专利技术的一种实施方式的集成电路器 件的第五中间加工步骤；图6的剖面示了根据本专利技术的一种实施方式的集成电路器 件的第六中间加工步骤；图7的剖面示了根据本专利技术的一种实施方式的集成电路器 件的第七中间加工步骤；图8是根据本专利技术的第一种实施方式总体上已完成的集成电路 器件的剖面图9是根据本专利技术的第二种实施方式总体上已完成的集成电路 器件的剖面图IO是根据本专利技术的第二种实施方式的图9所示总体上已完成 的集成电路器件的俯视图11是根据本专利技术的第二种实施方式的图9和图IO所示总体上 已完成的集成电路器件的立体图；以及图12到14是本专利技术的一种实施方式的优选方法的流程图。具体实施例方式下面结合附图中图解并在下面的说明中详细说明的非限制性的细节f应当注意，图中所图解的特征不一定^是按比例绘制的。省略 了对公知部件和加工技术的描述，以便不必要地模糊本专利技术的实施方 式的焦点。这里所用的例子只是为了便于理解可以实施本专利技术的实施 方式的方式，并使得本领域的普通技术人员能够实施本专利技术的实施方式。因此，这些例子不应理解为限制本专利技术的实施方式的范围。如前所述，需要有一种新的方法和结构能够提供优异的IC器件性能，同时容易制造并降低制造成本。总体上，为了应对这个需要， 本专利技术的一种实施方式提供了一种取消需要平面型器件的(也就是集成电路中的体逻辑FET器件所在的)隐埋隔离区的技术。现在看附 图，更本文档来自技高网...

【技术保护点】
一种结构，包括：衬底；在所述衬底上的隐埋隔离层；在所述隐埋隔离层上的鳍式场效应晶体管（ＦｉｎＦＥＴ）；以及在所述衬底中的场效应晶体管ＦＥＴ，其中，所述ＦＥＴ的栅极区与所述ＦｉｎＦＥＴ的栅极区在同一平面内。

【技术特征摘要】
【国外来华专利技术】US 2004-10-18 10/711,9741.一种结构，包括衬底；在所述衬底上的隐埋隔离层；在所述隐埋隔离层上的鳍式场效应晶体管(FinFET)；以及在所述衬底中的场效应晶体管FET，其中，所述FET的栅极区与所述FinFET的栅极区在同一平面内。2. 如权利要求l所述的结构，还包括在所述衬底中的后向阱区。3. 如权利要求l所述的结构，其中所述FinFET包括 包括侧壁的半导体层； 在该半导体层上的第一电介质层； 沿着该半导体层的每一个所述侧壁的第二电介质层； 在第一和第二电介质层上的所述FinFET栅极区；以及 在所述FinFET栅极区相对侧上的FinFET源/漏区。4. 如权利要求l所述的结构，其中所述FET包括 在FET栅极区的相对侧上的FET源/漏区；以及 在所述FET栅极区和所述衬底之间的栅电介质层。5. 如权利要求l所述的结构，还包括在所述衬底中的浅沟槽隔离区。6. —种结构，包括 绝缘体上硅(SOI)晶片，包括 衬底；所述衬底上的隐埋隔离层；以及 在该隐埋隔离层上的半导体层；在该隐埋隔离层上的鳍式场效应晶体管(FinFET);以及 集成在该衬底中的场效应晶体管(FET)，其中，所述FET的 栅极区与所述FinFET的栅极区在同一平面内。7. 如权利要求6所述的结构，还包括在该衬底中的后向阱区。8. 如权利要求6所述的结构，其中所述FinFET包括 在所述半导体层上的侧壁； 在该半导体层上的第一 FinFET电介质层； 沿着该半导体层的每一个所述侧壁的第二 FinFET电介质层； 在第一和第二 FinFET电介质层上的FinFET栅极区；以及 在所述FinFET栅极区的相对侧上的FinFET源/漏区。9. 如权利要求6所述的结构，其中所述FET包括 在FET栅极区的相对侧上的FET源/漏区；以及...

【专利技术属性】
技术研发人员：布伦特A安德森，爱德华J诺瓦克，杰德H兰金，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]