本发明专利技术涉及用于结晶化半导体膜的方法和由该方法结晶化的半导体膜。提供了一种用于使用掩埋晶种１脉冲层间结晶化工艺结晶化半导体膜的方法。该方法在透明衬底上以该顺序形成具有结晶结构的第一半导体膜，具有暴露第一半导体膜顶表面的一部分的开口的绝缘体层，然后以该顺序形成具有非晶结构的第二半导体膜。激光退火第二半导体膜使得第二半导体膜完全熔化并且第一半导体膜局部熔化。使用未熔化的第一半导体膜作为晶种，结晶化第二半导体膜。
【技术实现步骤摘要】
本专利技术总体上涉及集成电路(ic)制造，更具体的说，涉及使用掩埋晶种层间(interlevel)结晶化方法的双栅薄膜晶体管(DG-TFT)制造工艺。
技术介绍
对于用于TFT应用的硅(Si)薄膜的混合连续晶粒硅(CGS)处 理，l脉冲(1-shot)工艺是能提供晶粒间界在结晶膜中的位置 控制的高产量方案。激光脉沖一般被称为脉冲(shot)，并且l脉沖工艺使用单 个激光脉冲退火膜。该方法有两种主要的实施方式，其影响所得到 的微结构，或者在结晶化之前预构图Si岛，或者不这样做。在任一 种情况下，通过在除需要预先定位的晶种的地方以外的所有区域中 完全熔化Si膜来引起位置控制，以便开始过冷熔化的结晶化。一般，该晶种通过下述步骤被放置首先利用500 A Si(h盖层 封装Si层(被预构图或没有被构图)，沉积足够厚的Si层(大约 2， 000人)，然后构图该Si层以留下将遮蔽来自下面的Si有源层的 受激准分子激光辐射的点或线。这些点或线必须足够大以保持Si下层的足够宽的区域被照射， 以便解决横向热扩散。典型的宽度为大约3-4微米(jim)。当周围 熔化的Si在平衡温度以下开始冷却时，晶种开始横向生长到周围区 域中。图1是描述对于1脉冲位置控制结晶化方案，利用遮蔽Si 层(点)预构图Si有源层的透视图(现有技术)。图1示出了 70。 倾斜的样品，其具有预构图的Si岛和覆盖Si层以引起横向生长。 照射时，晶种开始从遮蔽点以下生长，然后在螺旋形物周围和Si岛 的其余部分中继续进行横向生长。在上述方法的许多实施例中，该点最终必须被去除，这对于随后的TFT制造步骤(例如，注入、接触孔形成、和平面化)来说可能 是有问题的。去除该点需要Si遮蔽层的受控的干法刻蚀、在TMAH 中的湿法腐蚀，或(对于未被构图的Si有源层)在稀释的HF中的 腐蚀以钻蚀所述线和点并使得它们被剥离。更好的方法是通过可以在结晶化之后留在原位的装置(通过接触 孔)为横向生长提供晶种，所述装置不会干扰随后的处理步骤。
技术实现思路
如果Si有源层的预定区域能够被留下与可以用作横向生长的晶 种的固体(即未熔化的)Si区接触，那么1脉冲(l-shot)位 置控制结晶化方案能够被增强。由于多种原因，包括与3D体系结构 的更好的兼容性和改善的生产量，希望利用单脉冲结晶化更大的 区。常规的定向凝固方法不再足以满足目前利用各种3D体系结构(例 如，背栅TFT、平面TFT、和双栅TFT)的共同集成的设计。为了更 好地实现3D结构的结晶化，本专利技术使用背栅作为为横向生长提供晶 种的装置并且控制晶粒间界相对于TFT的有源沟道的位置。因此，提供了一种方法，用于使用掩埋晶种1脉沖层间结晶化工 艺结晶化半导体膜。该方法形成具有结晶结构、覆盖在透明衬底上 面的第一半导体膜。形成覆盖在第一半导体膜上面的绝缘体层，并 且在绝缘体层中形成开口，该开口暴露第一半导体膜顶表面的一部 分。然后，形成覆盖在绝缘体层上面的具有非晶结构的第二半导体 膜。 一般，第一和第二半导体膜是Si，并且绝缘体层通常是氧化物 或氮化物。第二半导体膜被激光退火。在一个方面中，该退火利用 单激光脉冲来完成。响应于激光退火，第二半导体膜完全熔化并且 第一半导体膜局部熔化。使用未熔化的第一半导体膜作为晶种，结 晶化第二半导体膜。该方法的一个方面包括在利用来自第二激光源的至少一个激光 能量密度(fluence)脉冲熔化第二半导体膜之前，利用来自第一激 光源的至少一个激光能量密度脉冲F ( J/cm、脉沖)预加热衬底。在一个应用中，第一半导体膜形成覆盖在衬底上面的底栅，绝缘 体层形成底栅电介质，以及第二半导体层形成有源Si层。更具体地 说，该底栅具有第一部分和第二部分，并且在该栅电介质中形成覆 盖在底栅第一部分上面的通孔(通路接触孔)。底栅第一部分通过退火被局部熔化，并且底栅第二部分用作结晶化有源Si层的晶种。下面提供上述方法的另外的细节。 通过下面的描述，本专利技术的另外的目的、特征和强度将变得清 楚。另外，由以下参考附图的说明，本专利技术的优点将变得明显。附图说明图1是描述对于1脉沖位置控制结晶化方案利用遮蔽Si层 (点)预构图Si有源层的透视图(现有技术)。图2是底栅的平面图，其解释了使用掩埋晶种1脉沖激光退火工 艺结晶化双栅TFT (DG-TFT)的过程中的步骤。图3是在形成通孔之后图2的底栅，其解释了使用掩埋晶种1 脉冲激光退火工艺结晶化双栅TFT (DG-TFT)的过程中的步骤。图4是图3的底栅的局部截面图，其解释了使用掩埋晶种1脉沖 激光退火工艺结晶化双栅TFT (DG-TFT)的过程中的步骤。图5是结晶化之后有源Si层12的平面图，其解释了使用掩埋晶 种1脉冲激光退火工艺结晶化双栅TFT (DG-TFT)的过程中的步骤。图6是描述被构图之后的有源Si层的平面图，其解释了使用掩 埋晶种1脉沖激光退火工艺结晶化双栅TFT(DG-TFT)的过程中的步 骤。图7是示出最终的分立器件布局的平面图，其解释了使用掩埋晶 种1脉冲激光退火工艺结晶化双栅TFT (DG-TFT)的过程中的步骤。图8是示出用于使用掩埋晶种1脉冲激光退火工艺结晶化半导体 膜的方法的流程图。图9是示出用于使用至下面底栅的通孔为有源Si层的结晶化提 供晶种的DG-TFT制造方法的流程图。具体实施方式参考附图本专利技术的实施例将得到最佳理解，其中类似的部分始终 用类似的数字表示。上述图被明确并入作为该详细描述的一部分。1脉冲位置控制结晶化方案依赖被留下与用作横向生长的晶 种的(未熔化的)单晶区域接触的Si有源层的预定区域。背栅、平面和双栅TFT体系结构中的3D结构的结晶化利用1脉沖激光退火工 艺被改善。下面提供了背栅的实例，其用于为横向生长提供晶种并 且控制晶粒间界相对于TFT的有源沟道的位置。图2到7描述了使用掩埋晶种1脉冲激光退火工艺结晶化双栅 TFT (DG-TFT)的步骤。通常，DG-TFT是具有覆盖在平面TFT结构上 面的底栅或背栅的晶体管，其包括源区和漏区，沟道和顶栅。该背 栅用于控制上覆的平面TFT的阈值电压。DG-TFT的另外的细节可以 在于2005年7月18日提交的由Afentakis等人专利技术的题为DUAL-GATE TRANSISTOR DISPLAY的未决的申请(序列号No. 11/184， 699 ) 中找到，该申请在此被并入作为参考(案巻号SLA8010)。图2是底栅(背栅)IO的平面图。底栅10被掺杂、构图、然后 被盖上如图4中所示的背栅绝缘体11。 一般，底栅IO是多晶的，或 者它也可以具有单晶结构。图3是在形成通路接触孔(通孔)13之后图2的底栅10，所述 通孔被开口通过背栅绝缘体11直到底栅10。然后在背栅绝缘体11 上方沉积非晶Si (a-Si)有源层12，其通过通路接触孔13与底栅 10形成接触。图4是图3的底栅10的局部截面图。大多数(如果不是全部的 话)受激准分子能量密度(由标有XeCl的箭头表示)被有源Si层 12吸收。典型的有源Si层12可以具有大约500 A的厚度。热传导 导致延伸通过通路接触孔13并且局部熔化掩埋底栅电极10的熔化 前部(melt front)。底栅电极10的热质量可以是有源Si层厚度 的大约四本文档来自技高网...
【技术保护点】
一种用于使用掩埋晶种１脉冲层间结晶化工艺结晶化半导体膜的方法，该方法包括以下步骤：形成具有结晶结构、覆盖在透明衬底上面的第一半导体膜；形成覆盖在第一半导体膜上面的绝缘体层；在绝缘体层中形成开口，该开口暴露第一半导体膜的顶表面的一部分；形成覆盖在绝缘体层上面的具有非晶结构的第二半导体膜；激光退火第二半导体膜；响应于激光退火的步骤，完全熔化第二半导体膜并且局部熔化第一半导体膜；以及使用未熔化的第一半导体膜作为晶种，结晶化第二半导体膜。
【技术特征摘要】
US 2006-9-15 11/5219961. 一种用于使用掩埋晶种1脉冲层间结晶化工艺结晶化半导体膜的方法，该方法包括以下步骤形成具有结晶结构、覆盖在透明衬底上面的第一半导体膜；形成覆盖在第一半导体膜上面的绝缘体层；在绝缘体层中形成开口 ，该开口暴露第一半导体膜的顶表面的一 部分；形成覆盖在绝缘体层上面的具有非晶结构的第二半导体膜； 激光退火第二半导体膜；响应于激光退火的步骤，完全熔化第二半导体膜并且局部熔化第 一半导体膜；以及使用未熔化的第一半导体膜作为晶种，结晶化第二半导体膜。2. 如权利要求l的方法，其中激光退火第二半导体膜的步骤包括在利用来自第二激光源的至 少一个激光能量密度脉冲熔化第二半导体膜之前，利用来自第一激 光源的至少一个激光能量密度脉沖预加热该透明衬底的工艺。3. 如权利要求2的方法，其中预加热衬底的工艺包括利用二氧化碳激光(CDL)脉冲预加热衬 底的工艺，该二氧化碳激光脉冲具有在大约IO微秒至1毫秒的范围 内的持续时间，和在大约100Hz至50KHz的范围内的重复频率。4. 如权利要求2的方法，其中熔化第二半导体膜的步骤包括利用单个受激准分子激光脉冲激 光退火第二半导体膜的工艺。5. 如权利要求4的方法，其中使用在大约30纳秒(ns)至300ns范围内的脉冲持续时间执行 利用单个受激准分子激光脉冲激光退火第二半导体膜的步骤。6. 如权利要求l的方法，其中硅(Si)用于第一和第二半导体膜的材料；以及 形成绝缘体层的步骤包括由选自由氧化物膜和氮化物膜构成的 组的材料形成绝缘体的工艺。7. 如权利要求l的方法，其中所述在绝缘体层中形成开口的步骤包括在第一位置中形成开口的工艺；以及通过响应于第一位置的定位控制结晶化的第二半导体膜的晶粒 间界来执行结晶化第二半导体膜的步骤。8. 如权利要求1的方法，其中形成第一半导体膜的步骤包括形成覆盖在衬底上面的底栅的工艺；形成绝缘体层的步骤包括形成底栅电介质的工艺；以及 形成第二半导体层的步骤包括形成有源Si层的工艺。9. 如权利要求8的方法，其中形成底栅的步骤包括形成具有第一部分和第二部分的底栅的工艺；在绝缘体层中形成开口的步骤包括在覆盖在底栅第一部分上面 的栅电介质中形成通孔的工艺；局部熔化第一半导体膜的步骤包括熔化底栅第一部分的工艺；以及使用底栅第二部分作为用来结晶化有源Si层的晶种来执行所述 使用未熔化的第一半导体膜作为晶种结晶化第二半导体膜的步骤。10. ...
【专利技术属性】
技术研发人员：MA克劳德，AT沃特萨斯，
申请(专利权)人：夏普株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。