【技术实现步骤摘要】
本专利技术涉及一种静电放电防护电路及其制造方法，且特别涉及一种用于 集成电路上。
技术介绍
静电放电防护电路的主要结构包括防护组件及电阻，其中，此电阻为限流电阻，此种结构可有效提高静电放电(ESD)保护的能力。现有静电放电防 护电路的布局设计如图11所示，是将电阻30配置在防护组件40以外，因此 电阻30需要占据额外的面积。另外，此布局导致防护组件40中漏极D与基 底间交迭的区域大，从而形成较大的寄生电容。寄生电容过大将影响芯片的 工作效能并出现串音问题。随着通信传输速度的增长及操作接口电路频率的提升，需要有高品质及 高速的传输信号接口电路。为解决上述问题，现有的解决方法为在寄生电容 过大的信号线四周加上保护线路，将保护线路连接至稳定的信号源(通常为 接地或电源)，使得产生屏蔽作用以隔离信号线。另一解决方法为藉由增大 两信号线之间的距离来避免产生此效应。此等现有的解决方法虽然可解决问 题，但均需利用额外的空间。
技术实现思路
本专利技术的目的就是在提供一种静电放电防护电路的布局结构，以节省芯片面积与降低寄生电容。本专利技术的再一目的是提供一种静电放电防护电路制造方法...
【技术保护点】
一种静电放电防护电路的布局结构，其包括：一基底；一防护组件，配置在该基底上，该防护组件用以接收一静电放电电流从而保护一内部电路不受该静电放电电流的影响；以及一电阻，配置在该基底上，且该电阻的部分或全部面积配置在该防护组件的区域内，其中，该电阻的一端耦接至该防护组件。
【技术特征摘要】
1.一种静电放电防护电路的布局结构，其包括一基底；一防护组件，配置在该基底上，该防护组件用以接收一静电放电电流从而保护一内部电路不受该静电放电电流的影响；以及一电阻，配置在该基底上，且该电阻的部分或全部面积配置在该防护组件的区域内，其中，该电阻的一端耦接至该防护组件。2. 如权利要求1所述的静电放电防护电路的布局结构，更包括 一场氧化层，在一第一方向上配置在该基底上，且其部分或全部面积配置在该防护组件的区域内；其中，该电阻在该第一方向上配置在该场氧化层上。3. 如权利要求2所述的静电放电防护电路的布局结构，其中，该电阻在该第一方向上的一部分配置在该场氧化层上。4. 如权利要求1所述的静电放电防护电路的布局结构，更包括 一场氧化层，在一第一方向上配置在该基底上，且其部分或全部面积配置在该防护组件的区域内；其中，该电阻在一第二方向上配置在该场氧化层上，且该第二方向不同 于该第一方向。5. 如权利要求1所述的静电放电防护电路的布局结构，更包括 一场氧化层，在一第一方向上配置在该基底上，且其部分或全部面积配置在该防护组件的区域内；其中，该电阻包括多个子电阻，且每一子电阻在一第二方向上配置在该场氧化层上。6. 如权利要求1所述的静电放电防护电路的布局结构，其中，该防护组 件为一场氧化层晶体管、 一金属氧化物半导体晶体管及一二极管中之一者。7. —种静电放电防护电路制造方法，包括下列步...
【专利技术属性】
技术研发人员：江雪莉，李彦枏，
申请(专利权)人：联詠科技股份有限公司，
类型：发明
国别省市：71[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。