施加浮动电压于源极或漏极区的操作存储器的装置与方法制造方法及图纸

本文涉及施加浮动电压于源极或漏极区的操作存储器的装置与方法。本发明专利技术提供一种操作非易失存储单元、或操作该单元阵列中至少一单元的方法与装置，其中当增加电荷至电荷储存结构时，一源极区域或一漏极区域为浮接。

【技术实现步骤摘要】

本技术通常涉及非易失性存储器，尤其涉及与操作非易失存储单元、或操作非易失存储阵列中至少一个的存储单元相关，其中一源极区域或一漏极区域在加入电荷时为浮动。
技术介绍
图1A与图1B显示一种现有技术，该技术于非易失存储单元中，分别将电子加入至浮动栅极与电荷捕捉结构之中。其中所显示的偏压安排，需要相对较高的栅极电压，而操作时间也相对较长。因此产生一种需求，期望能以较低的电压或较快的速度，将电荷加入至电荷储存结构之中。
技术实现思路
本专利技术的一目的为提供一种非易失存储单元，其包含一栅极、一源极区域、与一漏极区域，并至少有部分位于一基材区域，一电荷储存结构、一或多个介电区域、以及控制栅极、源极区域、与漏极区域的电路。介电区域至少有部分位于栅极与电荷储存结构之间，同时至少部分位于电荷储存结构与基材区域之间。电路设计回应指令可藉由施加电压至源极区域或漏极区域，将未受此电压的源极区域或漏极区域浮接，以移动电子至电荷储存结构中。例如，若电路仅浮接源极区域，则某些电压会被施加在漏极区域；相对而言，若电路仅浮接漏极区域，则某些电压会被施加在源极区域。 本专利技术的另一目的为提供一种操作本文档来自技高网...

【技术保护点】
一种操作一非易失存储单元的方法，其包含一栅极、一源极区域、一漏极区域、一基材区域、一电荷储存结构、以及一或多个介电区域至少有部分位于所述电荷储存结构与所述栅极之间，且至少有部分位于所述电荷储存结构与所述基材区域之间，包含：对应一指令，以将多个电子移动至所述电荷储存结构中，仅浮接所述源极区域或所述漏极区域之一，同时对未浮接的所述源极区域或所述漏极区域施加一第一电压。

【技术特征摘要】
US 2006-11-17 11/560,9711.一种操作一非易失存储单元的方法，其包含一栅极、一源极区域、一漏极区域、一基材区域、一电荷储存结构、以及一或多个介电区域至少有部分位于所述电荷储存结构与所述栅极之间，且至少有部分位于所述电荷储存结构与所述基材区域之间，包含对应一指令，以将多个电子移动至所述电荷储存结构中，仅浮接所述源极区域或所述漏极区域之一，同时对未浮接的所述源极区域或所述漏极区域施加一第一电压。2.如权利要求1所述的方法，其中所述施加所述第一电压的步骤，为施加一偏压安排的一部分，所述电荷储存结构储存至少二电荷储存状态，其每一个均对应所述电荷储存结构的一相异部分，同时所述偏压安排可改变全部的所述至少二电荷储存状态。3.如权利要求1所述的方法，其中所述电子是由于多个空穴由所述未浮接的区域移动至所述基材区域所导致。4.如权利要求1所述的方法，其中所述介电区域包含一带隙加工隧穿结构(Bandgap engineered tunnel structure)，所述结构包含由上而下的一第一氧化硅、一氮化硅、一第二氧化硅三层构造。5.如权利要求4所述的方法，其中所述第一氧化硅层的厚度小于20埃。6.如权利要求4所述的方法，其中所述第一氧化硅层的厚度介于15至20埃之间。7.如权利要求4所述的方法，其中所述氮化硅层的厚度小于20埃。8.如权利要求4所述的方法，其中所述氮化硅层的厚度介于10至20埃之间。9.如权利要求4所述的方法，其中所述第二氧化硅层的厚度小于20埃。10.如权利要求4所述的方法，其中所述第二氧化硅层的厚度介于5至20埃之间。11.如权利要求4所述的方法，其中所述第二氧化硅层的厚度小于15埃。12.一种操作一非易失存储单元阵列的方法，其包含一栅极、一源极区域、一漏极区域、一基材区域、一电荷储存结构、与一或多个介电区域至少有部分位于所述电荷储存结构与所述栅极之间，且至少有部分位于所述电荷储存结构与所述基材区域之间，其中包含回应一指令，以将多个电子移动到所述至少一个非易失存储单元的所述电荷储存结构，浮接所述至少一个非易失存储单元的所述源极区域或所述漏极区域之一，同时对未浮接的所述源极区域或所述漏极区域施加一第一电压。13.如权利要求12所述的方法，其中所述施加所述第一电压的步骤，为施加一偏压安排的一部分，所述电荷储存结构储存至少二电荷储存状态，其每一个均对应所述电荷储存结构的一相异部分，同时所述偏压安排可改变全部的所述至少二电荷储存状态。14.如权利要求12所述的方法，其中所述电子由于多个空穴自所述未浮动的区域移动至所述基材区域所导致。15.如权利要求12所述的方法，其中所述浮接与所述施加所述第一电压的步骤包含浮接一第一位线，其仅与所述至少一个非易失存储单元中的所述源极区域或所述漏极区域中的一个具有电接触，同时施加所述第一电压至一第二位线，其与所述至少一个非易失存储单元中未浮接的所述源极区域或所述漏极区域具有电接触。16.如权利要求12所述的方法，其中所述阵列为一虚拟接地阵列。17.如权利要求12所述的方法，其中所述阵列为一反及闸(NAND)阵列。18.如权利要求12所述的方法，其中所述介电区域包含一带隙加工隧穿结构(Bandgap engineered tunnel structure)，所述结构包含由上而下的一第一氧化硅、一氮化硅、一第二氧化硅三层构造。19.如权利要求18所述的方法，其中所述第一氧化硅层的厚度小于20埃。20.如权利要求18所述的方法，其中所述第一氧化硅层的厚度介于15至20埃之间。21.如权利要求18所述的方法，其中所述氮化硅层的厚度小于20埃。22.如权利要求18所述的方法，其中所述氮化硅层的厚度介于10至20埃之间。23.如权利要求18所述的方法，其中所述第二氧化硅层的厚度小于20埃。24.如权利要求18所述的方法，其中所述第二氧化硅层的厚度介于5至20埃之间。25.如权利要求18所述的方法，其中所述第二氧化硅层的厚度小于15埃。26.一种非易失存储单...

【专利技术属性】
技术研发人员：郭明昌，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]