堆叠式半导体元件制造技术

使用第一工艺技术形成第一半导体芯片。在第一半导体芯片中形成多个通孔，以及使第一半导体芯片变薄，以使每个通孔都从芯片的上表面延伸至下表面。使用不同于第一工艺技术的第二工艺技术形成第二半导体芯片。第二半导体芯片在一个表面上具有多个触点。邻近于第二半导体芯片安装第一半导体芯片以使多个通孔中的一些电连接至多个触点中相关联的一些。

【技术实现步骤摘要】

本专利技术大体涉及电子器件，且更具体地涉及堆叠式半导体元件。
技术介绍
在制造电子元件过程中的一个目标在于使各种元件的尺寸最小化。例如，期望诸如移动电话和个人lt字助理(PDA)的手持装 置尽可能的小。为了实现该目标，包括在这些装置中的半导体电路 应该尽可能的小。使这些电路更小的一种方法是堆叠承载这些电路 的芯片。已知有多种使堆叠中的芯片相互连接的方法。例如，形成在每 个芯片表面处的焊垫可以-故丝焊(wire-bonded)至公共基—反或堆叠 中的其他芯片。另一个实例是所谓的微凸块3D封装，其中每个芯 片都包括按照规定路线(例如，沿芯片的外边缘)到达电路板的多 个微凸块。使堆叠中的芯片相互连接的另 一个方法是使用通孔。通孔穿过 基板延伸，从而使不同芯片上的电路相互电连接。相比于其他技术， 通孔互连在互连密度方面会具有优势。虽然对于可以堆叠的芯片的 数量在理论上没有限制，但是从堆叠内部散热的能力会作为 一个实 际的问题而限制芯片的数量。
技术实现思路
使用第一工艺技术形成第一半导体芯片。在第一半导体芯片中 形成多个通孔，以及4吏该第一半导体芯片变薄，以4吏每个通孔都乂人 该芯片的上表面延伸至下表面。使用不同于第一工艺技术的第二工 艺技术形成第二半导体芯片。该第二半导体芯片在一个表面上具有 多个触点。邻近于该半导体芯片安装第一半导体芯片，以使多个通L中的 一 些电连^妄至相关耳关的多个触点中的 一 些。在附图和以下的说明书中阐述了本专利技术的 一 个或多个实施例 的细节。从说明书和附图、以及从权利要求书中，本专利技术的其他特 征、目的、和优点将变得显而易见。附图说明为了更彻底地理解本专利技术及其优点，下面将结合附图进行说 明，其中图1是第一实施例的堆叠式布置的视图2是形成堆叠式布置的一个实施例的流程图3是非易失性存储器实施例的视图4是图3的实施例的示意图/框图5是非易失性存储装置的可替换实施例；图6是本专利技术的存储器实施例的视图7是存储器实施例的框图；以及图8是DRAM实施例的示意图。 具体实施例方式下面详细讨-论当前优选实施例的制造和使用。然而，应该理解， 本专利技术提供了可以在多种具体环境中实现的多种可应用的专利技术构 思。所述的具体实施例仅是制造和使用本专利技术的具体方法的示例， 并不用于限制本专利技术的范围。下面将参照具体环境中的优选实施例(即，非易失性存储装置)来描述本专利技术。然而，本专利技术也可以:帔应用至其^f也半导体元件，下 面将清楚地描述该应用的几个实例。本领域的技术人员还将会认识 到其^f也的实例。本专利技术的实施例使用堆叠来建立3D芯片封装。将芯片堆叠在另 一 芯片上提供了 一种实现密度、增强的功能性和/或附加性能的手 段。实现芯片堆叠全部优点的一种方法是使用深孔或通孔来连接芯 片。这些过孔,人芯片的一个面处的有源电3各延伸至该芯片的下表 面。传统的闪存缩小的问题之一在于高电压(HV)电^各的缩小。范围内变化，并且芯片的高电压部分变得极难与闪存阵列的缩小保 持同步。在一个方面中，本专利技术使用3D芯片堆叠来解决这个问题。在一个实施例中，将高电压电路和低电压电路分隔至3D堆叠 的不同层次。作为这种分隔的结果，解决了处理兼容性的问题，且 该结果是《氐成本的闪存芯片堆叠，其中，4氐电压元件和高电压元件 都被优化为提供最好的性能和最低的成本。如本文中所述，该构思 还可以:故应用于其4也应用。在一个实例中，布置闪存芯片(包括阵列区)的低电压部分以 《吏来自闪存芯片的高电压部分的通孔可以(例如，通过石圭4妻触)连 接至适当的点。芯片的低电压区和高电压区被处理为分隔的层次，并一皮结合在一起以形成^f氐成本3D闪存堆叠。可以4安照产品的布局 原则和密度要求来添加其他的层次。图l示出了简化实例。在该图中，第一芯片IO安装在第二芯 片20之上。芯片10和20通常为至少部分地通过通孔12和22电 连接的单个的基板半导体管芯。为了说明的目的，只示出了两个通 孔。在实际应用中，可以使用大量的过孔。还可以使用其他的连接 方式(例如，接触凸块或丝焊件)将芯片10和20电连接。可以在芯片的^f壬一表面上形成有源电3各(例如，晶体管和其他 元件)。例如，可以面对面(即， 一个芯片的有源电3各邻近于另一 个芯片的有源电路)、背对背或面对背来安装这些芯片。虽然示出 了两个芯片，但是应该理解，可以制造具有更多芯片的堆叠。此外， 两个芯片均;故示为具有通孔。在其他实施例中，只有一个(或没有) 芯片包括通孔。下面将参照图2的流:程图30来描述图1所示的元件的制造。 流程图30的左侧用于描述制造第一芯片10的处理，而流程图30 的右侧用于描述制造第二芯片20的处理。因此，参照标号包括-l 或-2。对任一个步-骤的一^:描述都将省略连字符部分。如框32所示，在半导体晶片的表面处形成有源电路。该集成 电路可以包括晶体管、电阻器、电容器、电感器或用于形成集成电 路的其他元件。例如，可以由隔离区(例如，浅沟槽隔离)将包括 晶体管(例如，CMOS晶体管)的有源区相互分隔开。该处理可以 被称作前段工艺(front end)或前^殳线工艺(FEOL )。在该优选实施例中，使用第一工艺^支术形成第一芯片10以及使用不同于第一工艺技术的第二工艺技术形成第二芯片20。制造高 级半导体产品的挑战之一是各种工艺技术的兼容性。例如，在如上所述的闪存的情况下，高电压区具有大的尺寸，而单元阵列(cell array)可以被缩小至更小的尺寸。结合不同的工艺技术会增加处理 成本、降低产量以及影响性能。虽然通过只将合适的地方(real estate)专用于每个部分t尤可以表示布局的尺寸，^f旦是必须调整这些 工艺以产生其他的装置特征。继续以闪存实例为例，在高电压电^各 中使用厚栅极电介质，而在存储器阵列中使用薄的栅极电介质。其 《也的不同可以包4舌结;果度、注入浓度等。对于这一点，所提供的唯一实例是诸如存在于闪存(或其他非 易失性存储器)中的高电压Af氐电压方案。如上所述，该构思还应用 于其他的工艺技术。例如，第一半导体芯片IO可以形成为包括才莫 拟电路，而第二半导体芯片20可以形成为包括数字电路。通常使 用不同的工艺技术来制造这种混合信号产品。正如一个具体实例，可以将本专利技术的构思用在包括模拟-数字电 ^各的装置中。这种类型的装置可以包括:帔精确制造成不同(或相同) 值的电容器的阵列。在一个实施例中，可以〗吏用与电^各的其余部分 的材料不一致的或至少不〗更于与电路的其余部分的材料一起4吏用 的高介电材料来制造这些电容器。在这种情况下，第一芯片10可 以包括电容器阵列，而第二芯片20包括其他的电^各。在另一个实施例中，第一半导体芯片IO使用形成双极器件的 工艺技术，而第二半导体芯片20使用形成CMOS器件的第二工艺 技术。通过仔细地结合这两种工艺而将传统的BiCMOS器件形成在 单个芯片上。使用本专利技术的构思，可以制造两个独立的晶片，其中 的每一个都净皮优化为特定才支术。^f吏用通孔12和/或22可以将必须紧 密连4妻的元件相互连4妄，以不牺牲性能。 在再一个实施例中，第一半导体芯片IO使用形成存储单元阵列的第一工艺冲支术，而第二半导体芯片2(H吏用形成通过通孔12和 /或22连接至存储单元阵列的外围电本文档来自技高网...

【技术保护点】
一种用于形成半导体元件的方法，所述方法包括：使用第一工艺技术形成第一半导体芯片，所述第一半导体芯片包括具有有源电路的上表面和与所述上表面相对的下表面；在所述第一半导体芯片中形成多个通孔；使所述第一半导体芯片变薄，以使 至少在所述变薄之后，每个通孔都从所述上表面延伸至所述下表面；使用第二工艺技术形成第二半导体芯片，所述第二工艺技术不同于所述第一工艺技术，所述第二半导体芯片在一个表面上具有多个触点；以及邻近于所述第二半导体芯片安装所述第一半导 体芯片，以使所述多个通孔中的一些通孔电连接至所述多个触点中相关联的一些触点。

【技术特征摘要】
US 2006-12-22 11/644,3291.一种用于形成半导体元件的方法，所述方法包括使用第一工艺技术形成第一半导体芯片，所述第一半导体芯片包括具有有源电路的上表面和与所述上表面相对的下表面；在所述第一半导体芯片中形成多个通孔；使所述第一半导体芯片变薄，以使至少在所述变薄之后，每个通孔都从所述上表面延伸至所述下表面；使用第二工艺技术形成第二半导体芯片，所述第二工艺技术不同于所述第一工艺技术，所述第二半导体芯片在一个表面上具有多个触点；以及邻近于所述第二半导体芯片安装所述第一半导体芯片，以使所述多个通孔中的一些通孔电连接至所述多个触点中相关联的一些触点。2. 根据权利要求1所述的方法，其中，使用第一工艺技术形成第 一半导体芯片包括形成具有高电压器件的半导体芯片；以及其 中，使用第二工艺技术形成第二半导体芯片包括形成具有低电 压器件的半导体芯片。3. 根据权利要求2所述的方法，其中，所述第二半导体芯片包括 非易失性存储单元的阵列，以及其中，所述第一半导体芯片包 括用于处理所述非易失性存储单元的所述阵列中的所述存J诸 单元的电3各。4. 根据权利要求3所述的方法，其中，所述非易失性存储单元包 括浮动^^册闪存单元。5. 根据权利要求3所述的方法，其中，所述非易失性存储单元包 括电荷捕获存储单元。6. 根据权利要求1所述的方法，其中，使用第一工艺技术形成第 一半导体芯片包括形成带有模拟电路的半导体芯片，以及其 中，使用第二工艺技术形成第二半导体芯片包括形成带有数字 电^各的半导体芯片。7. 根据权利要求1所述的方法，其中，使用第一工艺技术形成第 一半导体芯片包括 使用双才及工艺形成半导体芯片，以及其中，使用第二工艺技术形成第二半导体芯片包括使用CMOS工艺 形成半导体芯片。8. 根据权利要求1所述的方法，其中，使用第二工艺技术形成第 二半导体芯片包括形成存储单元的阵列，以及其中，使用第一工艺技术形成第 一半导体芯片包括形成经由所述多个通孔连 接至所述存储单元的阵列的外围电^各，所述外围电^各可才喿作地 从所述阵列的寻址区存取信息。9. 根据权利要求8所述的方法，其中，所述存储单元的阵列包括 动态随才几存耳又存储单元的阵列。10. 根据权利要求9所述的方法，其中，所述第二半导体芯片包括 多个晶体管，所述多个晶体管中的每一个都包括NMOS晶体管。11. 根据权利要求1所述的方法，其中，第二半导体芯片的所述多 个触点包4舌通孑L。12. 根据权利要求11所述的方法，进一步包括使所述第二半导体芯片变薄，以使每个通孔都从所述表 面延伸至相只十面。13. —种存储装置，包括第一半导体芯片，包括非易失性存储单元的阵列，通过 向所述阵列施加第一电压来读耳又所述阵列，以及通过向所述阵 列施加第二电压来对所述阵列进^写入，所述第二电压高于所 述第一电压；以及第二半导体芯片，具有用于接收所述第一电压的外部输 入节点，所述第二半导体芯片具有可操作地由所述第 一电压产 生所述第二...

【专利技术属性】
技术研发人员：阿卡尔古德西塔尔安，
申请(专利权)人：奇梦达北美公司，
类型：发明
国别省市：US[美国]