具有阶梯式编程特性的相变存储单元制造技术

存储单元包括第一电极、第二电极、以及与第一电极和第二电极接触的相变材料。相变材料具有阶梯式编程特性。第一电极、第二电极、以及相变材料形成平面或桥式相变存储单元。

【技术实现步骤摘要】
具有阶梯式编程特性的相变存储单元相关申请的交叉参考本专利申i青与在同一天才是出申i青的名为PHASE CHANGE MEMORY CELL HAVING A STEP-LIKE PROGRAMMING CHARACTERISTIC的第11/488,869号美国专利申^青U聿师文4牛 编号1331.303.101 )和名为PHASE CHANGE MEMORY CELL HAVING A STEP-LIKE PROGRAMMING CHARACTERISTIC的 第11/488,422号美国专利申请(律师文件编号1331.304.101 )有关， 其内容结合于此作为参考。背景纟支术一种类型的存々者器是电阻式存^f渚器(resistive memory )。电阻 式存储器利用存储元件的电阻值来存储一个或多个比特的数据。例 如，被编程为具有高电阻值的存储元件可以表示逻辑1数据比 特值，被编程为具有低电阻值的存储元件可以表示逻辑0数据 比特值。通过向存々者元件施加电压力永冲或电流永冲来对存〗诸元件的 电阻值进行电切换。 一种类型的电阻式存储器是相变存储器。相变 存储器使用了用于电阻式存储元件的相变材料。相变存4诸器基于呈现出至少两种不同状态的相变材^K可以在 存储单元中使用相变材料来存储多个比特的数据。可以将相变材料 的状态称为非晶态和晶态。由于非晶态通常呈现出高于晶态的电阻 率，所以可以辨别这些状态。通常，非晶态包括4交无序的原子结构， 而晶态包括较有序的晶格。有些相变材并+呈现出不止一种晶态，例如，面心立方体(FCC)态和六方最密堆积(HCP)态。这两种晶 态具有不同的电阻率，并可以-波用来存<诸多个比特的凄1据。在下列 描述中，非晶态通常指具有较高电阻率的状态，晶态通常指具有较 ^f氐电阻率的状态。相变材料的相变是可逆的。这样，存储器可以响应于温度变化 从非晶态变为晶态和/人晶态变为非晶态。可以通过驱动使电流通过 相变材料本身或通过驱动使电流通过相变材:扦附近的电阻加热器 来改变相变材料的温度。通过这两种方法，相变材料的可控加热使 得相变材并牛中的相变可以控制。可以对包括具有由相变材料制成的多个存储单元的存储器阵 列的相变存储器进行编程，以利用相变材料的存储器状态存储数 据。在这种相变存储装置中读取和写数据的一种方法是，控制施加 纟会相变材碑+的电流和/或电压脉冲。电流和/或电压的电平通常与每 个存储单元中的相变材料中产生的温度对应。为了实现更高密度的相变存储器，相变存储单元可以存储多个 比特的数据。可以通过将相变材料编程为具有中间电阻值或状态来 实现相变存储单元中的多比特存储。如果将相变存储单元编程为三 个不同电阻等级之一，则每个单元可以存储1.5比特数据。如果将 相变存^f诸单元编程为四个不同电阻等级之一，则每个单元可以存々者 2比特数据等。为了筒单，本公开中的描述基本上集中在对四个不 同电阻等级或状态和每单元2比特数据。但是，这仅仅是出于说明 的目的，而不是为了限制本专利技术的范围。原则上，可以存^f诸三个或 更多状态。为了将相变存储单元编程为中间电阻值，通过适当的写策略来 控制与非晶态材料共存的晶体材料的数量，从而控制单元电阻。相 变存储单元的可靠且可重复的编程要求基本类似的编程条件导致基本类4以的电阻1直。4旦是，由于制造波动(fabrication fluctuation )、 电噪声、温度变化、或其他的暂时波动，包括基本相等的施加给典 型相变存储单元的电流和/或电压脉冲的基本类似的编程条件可能 会导致不同的电阻值。基于上述原因，需要作出本专利技术。
技术实现思路
本专利技术的一个实施例提供了 一种存储单元。该存储单元包括第 一电极、第二电极、以及第一电极和第二电极之间的相变材料。该 相变材料具有阶梯式编程特性。第一电才及、第二电才及、以及相变材 料形成平面或桥式存4诸单元。附图说明所包括的附图用于提供对本专利技术的进一步理解，结合在说明书 中组成了说明书的一部分。附图示出了本专利技术的多个实施例，并与 下列描述一起用于阐述本专利技术的原理。随着参考下列详细描述而更 好地理解本专利技术，将4艮容易理解本专利技术的其他实施例和4艮多其他优 点。附图中的元件不必相互成比例。相同的参考标号用于指示相应 类4以的部分。图1A是示出存储装置的一个实施例的框图1B是示出用于相变存储单元的阶梯式编程特性的一个实施 例的图表。图2A示出了相变存储单元的一个实施例的顶视图。 图2B示出了相变存储单元的一个实施例的侧截面图。图2C示出了相变存储单元的另一个实施例的顶视图。 图2D示出了相变存储单元的另一个实施例的顶视图。 图2E示出了相变存储单元的另一个实施例的顶视图。 图3A示出了相变存储单元的另一个实施例的顶视图。 图3B示出了相变存储单元的另一个实施例的顶视图。 图3C示出了相变存储单元的另一个实施例的顶—见图。 图3D示出了相变存储单元的另一个实施例的顶视图。 图4A示出了相变存储单元的另 一个实施例的顶一见图。 图4B示出了相变存储单元的另一个实施例的侧截面图。 图4C示出了相变存储单元的另一个实施例的顶视图。 图4D示出了相变存储单元的另一个实施例的顶视图。 图4E示出了相变存4诸单元的另一个实施例的顶一见图。 图5A示出了相变存储单元的另一个实施例的顶视图。 图5B示出了相变存储单元的另一个实施例的顶视图。 图5C示出了相变存储单元的另一个实施例的顶视图。 图5D示出了相变存储单元的另一个实施例的顶^见图。 图5E示出了相变存储单元的另一个实施例的顶视图。图6A示出了相变存储单元的另一个实施例的顶视图。图6B示出了相变存储单元的另一个实施例的顶视图。图6C示出了相变存储单元的另一个实施例的顶视图。图6D示出了相变存卡者单元的另一个实施例的顶—见图。图7A示出了相变存4渚单元的另一个实施例的顶#见图。图7B示出了相变存4诸单元的另一个实施例的顶—见图。图7C示出了相变存储单元的另一个实施例的顶视图。图7D示出了相变存储单元的另一个实施例的顶视图。图8A示出了预处理晶片的一个实施例的顶—见图。图8 B示出了预处理晶片的 一 个实施例的顶 一见图。图9示出了预处理晶片和相变材并牛层的一个实施例的侧截面图10示出了蚀刻相变材料层之后的预处理晶片和相变材料层 的 一 个实施例的顶视图。图11示出了预处理晶片、相变材料层、以及附加绝缘材料层 的 一个实施例的,，J截面图。图12示出了平面化(planarizing)附加绝缘材料层之后的预处 理晶片、相变材料层、以及绝缘材料的一个实施例的顶视图。图13示出了预处理晶片、相变材料层、以及介电材料的一个 实施例的侧截面图。图14示出了蚀刻介电材料层以暴露预处理晶片和相变材料之 后的预处理晶片、相变材料、以及介电材料的一个实施例的顶视图。图15示出了预处理晶片、相变材料、介电材料、以及附加绝 缘材料层的一个实施例的侧截面图。图16示出了平面化附加绝缘材料层的预处理晶片、相变材料、 以及绝缘材料的一个实施例的顶视图。图17示出了预处理晶片、相变材料、以及绝缘材料的一个实 施例的侧截面图。图18示出了蚀刻介电材料层之后的预处理晶片、相变材料、 绝缘材料、以及介电层的一个实施例的顶一见图。图本文档来自技高网...

【技术保护点】
一种存储单元，包括：第一电极；第二电极；以及相变材料，与所述第一电极和所述第二电极接触，所述相变材料具有阶梯式编程特性，其中，所述第一电极、所述第二电极、以及所述相变材料形成平面或桥式相变存储单元。

【技术特征摘要】
US 2006-7-18 11/488,3131.一种存储单元，包括第一电极；第二电极；以及相变材料，与所述第一电极和所述第二电极接触，所述相变材料具有阶梯式编程特性，其中，所述第一电极、所述第二电极、以及所述相变材料形成平面或桥式相变存储单元。2. 根据权利要求1所述的存储单元，其中，所述相变材料在第一 电极和第二电极之间形成阶梯式图案。3. 根据权利要求2所述的存储单元，其中，所述相变材料包括多 个矩形部分。4. 根据权利要求1所述的存储单元，进一步包括与所述相变才才并十的第 一垂直侧部4妄触的第 一绝纟彖才才并牛和 与所述相变材料的第二垂直侧部接触的第二绝缘材料，所述第 二绝缘材料具有比所述第 一绝缘材料低的导热性。5. 根据权利要求4所述的存储单元，其中，所述第二绝缘材料包 括低-k材料。6. 根据权利要求2所述的存储单元，进一步包括介电层，与所述阶梯式图案的水平侧部4妄触。7. —种存储单元，包括第一电才及； 第二电4及；以及相变材并+层，与所述第一电才及和所述第二电核j妄触，所 述相变材并+层包4舌在所述第 一 电才及和所述第二电才及之间水平 排列的至少两种不同的相变材料，以提供阶梯式编程特性。8. 根据权利要求7所述的存储单元，其中，所述相变材料层形成 阶梯式图案。9. 才艮据权利要求8所述的存储单元，其中，所述相变材料层包括 多个矩形部分。10. 根据权利要求7所述的存储单元，进一步包括与所述相变材料层的第 一垂直侧部接触的第 一绝缘材料 和与所述相变材料层的第二垂直侧部接触的第二绝缘材料，所 述第二绝缘材料具有比所述第 一绝缘材料低的导热性。11. 根据权利要求IO所述的存储单元，其中，所述第二绝缘材料 包括低-k材料。12. 根据权利要求8所述的存储单元，进一步包括介电层，与所述阶梯式图案的水平侧部接触。13. —种存储单元，包括第一电才及； 第二电纟及；以及 堆叠的相变材料层，与所述第一电极和所述第二电极接 触，至少两个所述相变材料层包括不同的相变材料，以提供阶 梯式编程特性。14. 根据权利要求13所述的存储单元，其中，所述堆叠的相变材 泮+层在所述第 一 电才及和所述第二电才及之间形成阶梯式图案。15. 一艮据^L利要求13所述的存〗诸单元，其中，所述堆叠的相变材1'《A Z、 151 ;^B 3、才才沐+《.l曰J16. 根据权利要求13所述的存储单元，其中，所述相变材料层通 过散阻碍层隔离。17. 根据权利要求16所述的存储单元，其中，所述散阻碍层包括 具有比所述相变材料层高的阻抗率的材料。18. 根据权利要求13所述的存储单元，进一步包括与所述堆叠的相变材料层的第 一垂直侧部接触的第 一绝 缘材料和与所述堆叠的相变材料层的第二垂直侧部接触的第 二绝缘材料，所述第二绝缘材料具有比所述第 一绝缘材料低的 导热性。19. 根据权利要求18所述的存储单元，其中，所述第二绝缘材料 包括低-k材料。20. 根据权利要求14所述的存储单元，进一步包括介电层，与所述阶梯式图案的水平侧部接触。21. —种用于制造存〗诸单元的方法，所述方法包4舌提供包括第一电极、第二电极、以及在所述第一电极和 所述第二电极之间的第 一绝缘材料层的晶片；将相变材料层沉积在所述晶片之上；以及蚀刻所述相变材料层以使所述晶片的第一部分暴露，在 所述第 一 电极和所述第二电极之间的所述相变材料层中形成 阶梯式图案。22. 才艮据4又利要求21所述的方法，进一步包括将第二绝缘材料层沉积在所述晶片的第一部分和所述被 蚀刻的相变材料层之上；以及平面化所述第二绝纟彖材冲+层以〗吏所述^皮蚀刻的相变材料层暴露。23. 根据权利要求21所述的方法，进一步包括蚀刻所述第二绝缘材料层，以使与所述被蚀刻的相变材 料层的至少 一 部分隔离的所述晶片的第二部分暴露；将第三绝缘材料层沉积在所述晶片的第二部分和所述被 蚀刻的相变材料层之上；以及平面化所述第三绝缘材料层，以使所述被蚀刻的相变材 料层和所蚀刻的第二绝缘材料层暴露。24. 根据权利要求22所述的方法，进一步包括将介电层沉积在所述^皮蚀刻的相变材冲牛层和所述^皮平面 化的第二绝纟彖材料层之上；以及蚀刻所述介电层，以使所述被蚀刻的相变材料层的 一部 分暴露。25. 根据权利要求23所述的方法，进一步包括将介电层沉积在所述^皮蚀刻的相变材并+层、所述纟皮平面 化的第二绝缘材料层、以及所述被平面化的第三绝缘材料层之 上；以及蚀刻所述介电层，以 -使所述^t蚀刻的相变材并牛层的 ...

【专利技术属性】
技术研发人员：托马斯哈普，扬鲍里斯菲利普，
申请(专利权)人：奇梦达北美公司，
类型：发明
国别省市：US[美国]