【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及到一种非易失性，尤其 涉及到一种非易失性存储器元件不具有浮栅、以层积构造绝缘膜的栅 极绝缘膜进行电荷俘获的非易失性。
技术介绍
非易失性存储器元件从大的方面区分包括作为电荷俘获单元使用嵌入到栅极绝缘膜中的聚硅等导电膜的FG (Floating Gate:浮栅) 型、作为电荷俘获单元使用栅极绝缘膜中层积的硅氮化膜等绝缘性膜 的MNOS (Metal Nitride Oxide Semiconductor:金属氮氧化物半导体) 型、及MONOS (Metal Oxide Nitride Oxide Semiconductor:金属氧化 物-氮化物-氧化物半导体)型。FG型使用聚硅等作为电荷积蓄层，因此与栅极绝缘膜的能量障碍 较大，俘获的电荷较少泄漏到半导体基板表面、栅电极一侧。另一方 面，MNOS及MONOS型在层积的栅极绝缘膜中积蓄电荷，因此能量 障碍较小。因此，一般情况下，FG型与MNOS型及MONOS型相比， 高温下的存储保持特性较好。但是，FG型中，在电荷保持能力上存在FG部与半导体基板表面 之间的硅氧化膜薄膜化的问题。向lOirai以下的硅氧...
【技术保护点】
一种非易失性半导体存储装置，具有多个非易失性存储器元件，该非易失性存储器元件具有与半导体基板表面接触形成的第１绝缘膜以及与该第１绝缘膜接触形成的第２绝缘膜，作为栅极绝缘膜，该非易失性半导体存储装置的特征在于，在上述第１绝缘膜的至少与 上述第２绝缘膜接触的区域中含有构成上述第２绝缘膜的元素的至少一种元素，作为电荷俘获点。
【技术特征摘要】
【国外来华专利技术】JP 2005-10-3 289522/20051.一种非易失性半导体存储装置，具有多个非易失性存储器元件，该非易失性存储器元件具有与半导体基板表面接触形成的第1绝缘膜以及与该第1绝缘膜接触形成的第2绝缘膜，作为栅极绝缘膜，该非易失性半导体存储装置的特征在于，在上述第1绝缘膜的至少与上述第2绝缘膜接触的区域中含有构成上述第2绝缘膜的元素的至少一种元素，作为电荷俘获点。2. 根据权利要求1所述的非易失性半导体存储装置，其特征在于， 作为电荷俘获点而被包含在上述第1绝缘膜中的构成上述第2绝缘膜 的元素(以下记作俘获点元素)具有向着上述半导体基板的表面浓度 变低的浓度分布，且在上述第1绝缘膜的与上述半导体基板接触的区 域中不含有上述俘获点元素。3. 根据权利要求1或2所述的非易失性半导体存储装置，其特征 在于，上述第1绝缘膜的与上述第2绝缘膜接触的区域中的上述俘获 点元素的密度是每1平方厘米1X10^个以上。4. 根据权利要求1至3中任一项所述的非易失性半导体存储装置， 其特征在于，上述俘获点元素的浓度分布按照靠近上述第2绝缘膜的 区域具有最大值的大致的高斯分布。5. 根据权利要求1至4中任一项所述的非易失性半导体存储装置， 其特征在于，上述俘获点元素是金属元素。6. 根据权利要求1至4中任一项所述的非易失性半导体存储装置， 其特征在于，上述俘获点元素是铝。7. 根据权利要求1至6中任一项所述的非易失性半导体存储装置，其特征在于，除了上述俘获点元素以外的上述第1绝缘膜是硅氧化膜。8. 根据权利要求1至7中任一项所述的非易失性半导体存储装置， 其特征在于，上述第l绝缘膜的膜厚为3nm以上、20nm以下。9. 根据权利要求1至8中任一项所述的非易失性半导体存储装置， 其特征在于，上述第2绝缘膜是含有铝的绝缘膜。10. 根据权利要求1至8中任一项所述的非易失性半导体存储装 置，其特征在于，上述第2绝缘膜是铝氧化膜、铝铪氧化膜、或铝硅 氧化膜中的任一种。11. 根据权利要求1至10中任一项所述的非易失性半导体存储装 置，其特征在于，上述第2绝缘膜是膜厚为30nm以下的铝氧化膜，且 上述俘获点元素的密度D是每1平方厘米1X10U个〈D〈5X10个。12. 根据权利要求1至11中任一项所述的非易失性半导体存储装 置，其特征在于，层积有非晶质构造的第3绝缘膜，其与上述第2绝 缘膜接触并形成在其上。13. 根据权利要求12所述的非易失性半导体存储装置，其特征在 于，上述第3绝缘膜是硅氧化膜、铝氧化膜、铝铪氧化膜、或铝硅氧 化膜中的任一种。14. 根据权利要求12或13所述的非易失性半导体存储装置，其 特征在于，上述第2绝缘膜具有结晶构造。15. —种非易失性半导体存储装置的制造方法，该非易失性半导体存储装置具有多个非易失...
【专利技术属性】
技术研发人员：中川隆史，斋藤幸重，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。