半导体芯片及其制造方法技术

本发明专利技术公开了一种半导体芯片及其制造方法。该半导体芯片形成有对应于焊盘电极的凸点。该焊盘电极覆盖有镍层。该凸点具有铟层和在铟层与镍层之间设置的中间金属化合物层，并且中间金属化合物层通过合金化铟层和铜层而形成，铜层包含的铜原子相对于铟层中的铟原子具有不低于０．５原子百分比且不高于５原子百分比。

【技术实现步骤摘要】

本专利技术涉及。特别是，本专利技术涉及其中对应于焊盘电极形成有凸点(bump)的。
技术介绍
取4戈引线4建合方法(wire bonding method )，倒装方法(face down method ) 应用于密集安装半导体芯片。在倒装方法中，对应于半导体芯片的焊盘电极 形成的凸点热压在配线板的端子上(例如，参照专利文件1 ，日本专利2697116 号，以及专利文件2，日本未审查专利申请7>开2000-349123号)。具体地讲，凸点形成在半导体芯片的基板表面上，从而该凸点对应于在 基板表面上提供的焊盘电极。其上形成有凸点的基板表面面朝下地由结合设 备的结合头支撑。然后，配线板支撑在结合设备上，从而提供有端子的表面的凸点和配线板的端子对准，以便它们彼此对应，然后凸点热结合(thermally bond )到端子。例如，在焊料凸点在溶化状态时，二者通过无焊剂连接(fluxless connection)彼此结合，在该连接中，结合头在面对的方向上垂直运动或者 在平面方向上4黄向运动。
技术实现思路
图14示意性地展示了半导体芯片101的一部分，其中凸点121形成在 焊盘电极111上。如图14所示，半导体芯片101具有焊盘电极111和凸点121。例如，钛 层112、铜层113和镍层114依次层叠在焊盘电极111上，以覆盖电极的表 面。镍层114通过电解电镀法等形成，厚度为3至5iim。凸点121包括铟层 122 ， 并且由铟镍合金层形成的中间金属化合物(intermediate metal compound)层123夹置在铟层122和镍层114之间。由铟镍合金层形成的中间金属化合物层123通过合金化铟层122和镍层114来制造。例如，为了处理耐热温度低的半导体芯片，当铟层122由200 。C或之下的温度热处理15秒以回流(reflow)时，中间金属化合物层123形 成为厚度为O.lfim至0.2fim的In7Ni3。然而，当半导体芯片101通过倒装法安装在配线板上时，在中间金属化 合物层123中会产生断裂。靠性。特别是，在以200。C或之下的耐热温度进行回流时，如上所述，In7Ni3 可以形成只有0.1jim至0.2nm的厚度。因此，缺陷的产生变得突出。该缺陷 在由无焊剂结合(fluxless bonding )的安装工艺中更为突出。专利文件1揭示了形成铟焊料凸点的方法。即揭示了在铬或钛基层上形 成铂层作为阻挡金属，以达到抑制铟合金生长的目的。因此，铂仅用作相对 于铟和铬或钛的扩散保护膜，使其在铟和铂之间难于获得合金生长。因此， 铟和铂可能彼此分离，特别是在无焊剂结合中。除此，由于铂层膜厚和成分 上的变化，变得难于控制要生成合金的成分和厚度。具体地讲，当生成多种 成分的合金时，在合金中会产生裂紋，导致可靠性的降低。另外，铂镀覆很 昂贵，使其难于取得成本降低。因此，在某些情况下，在半导体芯片安装中已经难于取得高可靠性。所希望的是提供，其允许半导体芯片的精确安 装，还能改善可靠性。半导体芯片。焊盘电极覆盖有镍层。凸点具有铟层和在铟层与镍层之间设置 的中间金属化合物层。中间金属化合物层通过使铟层和铜层合金化而形成， 铜层包含的铜原子相对于铟层中的铟原子具有不小于0.5原子百分比且不大 于5原子百分比。优选地，镍层形成在焊盘电极上，使得该层的厚度成为不大于0.5pm。盘电极的半导体芯片的制造方法，并且包括下面的步骤镍层形成步骤，形 成镍层以覆盖焊盘电极；以及凸点形成步骤，形成凸点以使凸点对应于覆盖 有镍层的焊盘电极。凸点形成步骤包括在镍层上形成铜层的铜层形成步骤、 在铜层上形成铟层的铟层形成步骤，以及通过进行热处理使得铜层和铟层合金化以形成中间金属化合物层从而形成凸点的热处理步骤。在铜层形成步骤 中，形成铜层使得铜层中的铜原子相对于铟层形成步骤中形成的铟层中的铟原子的比率不小于0.5原子百分比且不大于5原子百分比。优选地，在镍层形成步骤中，在焊盘电极上形成镍层的厚度不大于0.5拜。优选地，在镍层形成步骤中，通过賊射法的濺射镍形成镍层。优选地，在铜层形成步骤中，通过电解电镀将铜镀覆到镍层上形成铜层， 并且在铟层形成步骤中，通过电解电镀将在铟镀覆到铜层上形成铟层。因此，中间金属化合物层的剪切强度通过由合金化铟层和铜层形成的层 得到改善，相对于铟层中的铟原子，该铜层包含不少于0.5原子百分比且不 大于5原子百分比的铜原子。在本专利技术实施例中的半导体芯片是具有凸点的半导体芯片，该凸点形成 为对应于焊盘电极。焊盘电极覆盖有镍层。凸点具有铟层和夹置在铟层与镍 层之间的中间金属化合物层。中间金属化合物层是通过合金化铟层与镍层而 形成厚度为liim或者更大的铟镍合金层，该铟镍合金层包括In7Ni3。本专利技术实施例的半导体芯片的制造方法是制造其中凸点形成为对应于 焊盘电极的半导体芯片的方法，并且该方法包括镍层形成步骤，形成镍层以 覆盖焊盘电极，以及凸点形成步骤，对应于覆盖有镍层的焊盘电极形成凸点。 凸点形成步骤包括在镍层上形成铟层的铟层形成步骤，以及通过进行热处理 形成凸点的热处理步骤，该热处理步骤将铟层和^^层合金化为铟镍合金层以 获得中间金属化合物层，该铟镍合金层包括具有ljim或者更大厚度的In7Ni3。优选地，热处理步骤包括第一热处理步骤，进行热处理使得铟层回流； 以及第二热处理步骤，进行热处理使得铟层和镍层合金化以在铟层回流后产 生In7Ni3。优选地，在第二热处理步骤中，在156。C或者更高而低于40(TC的温度 进行热处理。在本专利技术中，.铟层和镍层合金化以形成厚度为lfxm或者更大且包括 In7Ni3的铟镍合金层，由此改善铟镍合金层的剪切强度。因此，本专利技术能提供允许精确安装半导体芯片并改善可靠性的半导体芯 片及其制造方法。附图说明图l是展示根据本专利技术第一实施例的半导体芯片的部分的截面图，在该半导体芯片中凸点形成在焊盘电极上；图2A至2D是展示在本专利技术第一实施例的每个步骤中要制造的半导体 芯片关键部分的截面的截面图3A至3C是展示在第一实施例的每个步骤中要制造的半导体芯片关 键部分的截面的截面图4A至4C是展示在第一实施例的每个步骤中要制造的半导体芯片关 键部分的截面的截面图5是展示根据本专利技术第二实施例的半导体芯片的部分的截面图，在该 半导体芯片中凸点形成在焊盘电极上；图6A至6D是展示在本专利技术第二实施例的每个步骤中要制造的半导体 芯片关键部分的截面的截面图7A至7C是展示在本专利技术第二实施例的每个步骤中要制造的半导体 芯片关键部分的截面的截面图8A至8C是展示在本专利技术第二实施例的每个步骤中要制造的半导体 芯片关键部分的截面的截面图9A至9C是展示在本专利技术第二实施例中半导体芯片安装在其它半导 体芯片上的状态的侧视图10是展示在本专利技术第二实施例中Iri7Ni3厚度与凸点剪切强度之间关 系的图IIA和11B是展示在本专利技术第二实施例中的温度循环测试中铟和镍 是否彼此分离的观查结果的扫描电子显微镜(SEM)照片；图12是展示在本专利技术第二实施例中热处理条件例如热处理温度和时间 与在该热处理条件下生成的In7Ni3厚度之间关系的图13是在本专利技术第二实施例中要合金化的铟和镍的相图；和图14是展示其中在焊盘电极上形成凸点的半导本文档来自技高网...

【技术保护点】
一种半导体芯片，形成有凸点以使该凸点对应于焊盘电极，其中　　　　该焊盘电极覆盖有镍层；　　　　该凸点具有铟层和设置在该铟层与该镍层之间的中间金属化合物层；以及　　　　该中间金属化合物层通过合金化该铟层和铜层而形成，该铜层包含的铜原子相对于该铟层中的铟原子具有不低于０．５原子百分比且不高于５原子百分比。

【技术特征摘要】
JP 2007-5-7 122156/071、一种半导体芯片，形成有凸点以使该凸点对应于焊盘电极，其中该焊盘电极覆盖有镍层；该凸点具有铟层和设置在该铟层与该镍层之间的中间金属化合物层；以及该中间金属化合物层通过合金化该铟层和铜层而形成，该铜层包含的铜原子相对于该铟层中的铟原子具有不低于0.5原子百分比且不高于5原子百分比。2、 根据权利要求1所述的半导体芯片，其中在该焊盘电极上，该镍层 形成的厚度为0.5(am或者之下。3、 一种制造半导体芯片的方法，在该半导体芯片中对应于焊盘电极形 成凸点，该方法包括镍层形成步骤，形成镍层以覆盖该焊盘电极；以及 凸点形成步骤，对应于覆盖有该镍层的焊盘电极形成该凸点，.其中 该凸点形成步骤包括铜层形成步骤，在该镍层上形成铜层；铟层形成步骤，在该铜层上形成铟层；以及热处理步骤，通过进行热处理使该铜层和该铟层合金化以生成中间 金属化合物层而形成该凸点，其中在该铜层形成步骤中，形成该铜层使得该铜层中的铜原子相对于在 该铟层形成步骤中形成的铟层中的铟原子的比率不小于0.5原子百分比 且不大于5原子百分比。4、 根据权利要求3所述的形成半导体芯片的方法，其中在该镍层形成 步骤中，在该焊盘电极上形成的镍层的厚度为0.5pm或者之下。5、 根据权利要求4所述的形成半导体芯片的方法，其中在该镍层形成 步骤中，该镍层通过由溅...

【专利技术属性】
技术研发人员：尾崎裕司，胁山悟，
申请(专利权)人：索尼株式会社，
类型：发明
国别省市：JP[日本]