半导体器件及其制造方法技术

本发明专利技术公开了一种半导体器件及其制造方法。本发明专利技术更具体地公开一种制造晶体管的方法，所述方法包括：在衬底上形成栅极以形成第一所得结构，在所述栅极的第一侧壁和第二侧壁形成栅极间隔物，蚀刻邻近所述栅极间隔物的所述衬底的部分以在衬底的源极区／漏极区形成凹陷，形成包含锗的第一外延层以填充所述凹陷，和进行高温氧化工艺以在所述衬底和所述第一外延层之间的界面层上形成包含锗的第二外延层，所述第二外延层具有比所述第一外延ＳｉＧｅ层的锗浓度更高的锗浓度，由此形成第二所得结构。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，并更具体地涉及在半导体器件中的晶体 管及其制造方法。
技术介绍
随着半导体器件变得高度集成，制造能确保高的电流驱动能力同时保 持在窄区域内沟道长度的裕度的晶体管变得日益重要。尤其是必须制造高 速产品以确保高的电流驱动能力。根据现有技术，为了确保高的电流驱动能力，已经采用了按比例变化 栅极绝缘层厚度的方法。然而，在高度集成的半导体器件中，等效氧化物 厚度(EOT)小于2nm,因此在栅极介电层中发生电流泄漏。因此，这种 方法在确保高电流驱动能力中具有限制。为了克服这样的限制，近来提出了能够增加载流子迁移性的技术。例 如，美国专利No. 6,861,318公开了通过对形成在栅极下的沟道区施加应力 以增加载流子迁移性来改善导通电流的方法.此后，将参照图l更详细地 描述该方法'图1举例说明了根据现有技术在半导体器件中制造晶体管的方法的 横截面图.参照图l,将描述PMOS晶体管作为一个例子。如图l所示，在村底10上形成隔离层11以隔离衬底10的有源区。 一般地，衬底10包含珪。然后，在衬底10上形成包括栅极绝缘层12、栅 电极13和栅极硬掩模14的栅极100。在含有栅极100的所得结构上形成用于栅极间隔物的绝缘层之后，蚀 刻绝缘层的整个表面以在栅极100的两个侧壁上形成栅极间隔物15。在用/漏极区形成凹陷16,形成外延SiGe层17以填充凹陷16。以这样的方式制造晶体管的情况下，由于包含硅的衬底10的晶格常 数和外延SiGe层17的晶格常数的差异而施加应力至沟道区18，使得载流 子的迁移性增大。由于外延SiGe层17具有比衬底10的晶格常数更大的 晶格常数，所以压缩应力施加至沟道区18以增加空穴迁移性。尤其是，随 着外延SiGe层17中含有的锗的摩尔份数的增加，外延SiGe层17的晶格 常数进一步增加。然而，上述制造晶体管的方法具有如下的问题。第一，由于衬底10的晶格常数和外延SiGe层17的晶格常数之间的 差异而施加至沟道区18的应力，随着栅极间隔物15宽度的增加而快速降 低(参考文献K.Ota等，具有用于45nm的更小布局依赖性的可按比 例变化的eSiGe S/D技术(Scalable eSiGe S/D Technology with less layout dependence for 45nm )， VLSI 2006),也就是，由于施加于沟道区域18 的应力根据栅极间隔物15的宽度变化，所以难以基于载流子的迁移性来合 适调节导通电流的程度。另外，为了增加施加于沟道区18的应力以增加载流子的迁移性，优 选增加衬底10的晶格常数和外延SiGe层17的晶格常数之间的差异。为 此，应增加包含于外延SiGe层17中的锗的摩尔份数。然而，如果包含于 外延SiGe层17中的锗的摩尔份数增加至超过一定水平(例如，摩尔份数 0.2),在外延SiGe层17内可能发生缺陷例如位错。此缺陷可导致电流泄 漏。
技术实现思路
本专利技术的实施方案涉及在半导体器件中的晶体管及其制造方法，使得 导通电流得到改善。根据本专利技术的实施方案，以不发生缺陷的方式形成具 有低锗(Ge)浓度的外延SiGe层。然后，通过高温氧化工艺在衬底和具 有低锗浓度的外延SiGe层之间的界面层上形成具有高锗浓度的外延SiGe 层，使得载流子的迁移性增加，同时降低了缺陷的发生和栅极间隔物宽度 的影响，得到改善的导通电流。根据本专利技术的一个方面，提供了制造晶体管的方法，所述方法包括 在村底上形成栅极以形成第一所得结构，在所述栅极的第 一侧壁和第二侧壁形成栅极间隔物，蚀刻邻近所述栅极间隔物的所述衬底的部分以在所述 衬底的源^漏极区中形成凹陷，形成包含锗的第 一外延层以填充所述凹 陷，和进行高温氧化工艺以在所述衬底和所述第一外M之间的界面层上形成包含锗的第二外延层，所述第二外延层具有比所述第 一外延SiGe层 的锗浓度更高的锗浓度，由此形成第二所得结构。根据本专利技术的另一个方面，提供了半导体器件，所述半导体器件包括 衬底、形成在所述衬底上的栅极、提供在所述栅极的第一侧壁和第二侧壁 的栅极间隔物，和在邻近所述栅极间隔物的所述衬底中形成的源极区/漏极 区，其中所述源极区/栅极区包括含有Ge的第一外延层和第二外延层，其 中形成在所述第 一外延层和所述衬底之间的界面层上的所述第二外延层 具有比所述第一外延层的锗浓度更高的锗浓度。附图说明图1举例说明了根据现有技术在半导体器件中制造晶体管的方法的 横截面图。图2A至2H举例说明了根据本专利技术一个实施方案在半导体器件中制 造晶体管的方法的横截面图。图3举例说明了相对于图2F的外延SiGe层的高温氧化工艺。具体实施方式此后，将参照附图详述根据本专利技术的半导体存储器件。如图2A所示，才艮据本专利技术的一个实施方案，通过浅沟槽隔离(STI) 工艺在衬底20上形成隔离层21以隔离所述衬底20的有源区。所述衬底 20包含硅晶片，在该晶片中在[110方向上形成平坦区或凹槽(例如V形 槽)，并且所逸法晶片在[100方向具有表面。相对于在[100方向具有表面 的衬底20，沟道的栽流子的方向平行于方向[IIO。然而，本专利技术的实施方 案不限于此。也可以将绝缘体上硅(SOI)衬底用作衬底20。然后，通过使用常规方法，在衬底20上形成包含栅极绝缘层22、栅 电极23和栅极硬掩膜24的栅极200。所述栅电极23可使用多晶硅层。另 外，所述栅电极23也可以使用多晶硅层与金属层的叠层结构或多晶硅层与 金属硅化物层的叠层结构。然后，进行栅极再氧化工艺以防止在用于形成栅极200的蚀刻过程期 间发生损伤。虽然附图中未显示，通过使用栅极200作为掩膜，进行低浓度离子注 入工艺以在栅极200两侧的衬底20中形成源极区/漏极区。这是为了降低 晶体管的短沟道效应。此后，在包括栅极200的所得结构的表面外形上形成蚀刻停止层25。 在随后的用于形成栅极间隔物的蚀刻过程期间，所述蚀刻停止层25防止衬 底20的损伤。虽然所述蚀刻停止层25可包含氮化物层，但是如果情况不 需要的话，那么不必形成蚀刻停止层25。如图2B所示，在蚀刻停止层25上沉积用于栅极间隔物的绝缘层26。 为了确保与蚀刻停止层25的蚀刻选择性，所述绝缘层26可包含氧化物层。如图2C所示，蚀刻绝缘层26的整个表面直至暴露出蚀刻停止层25， 由此在栅极200的两个侧壁形成栅极间隔物26A。如图2D所示，除去相应于栅极间隔物26A两侧的蚀刻停止层25， 然后蚀刻衬底20以在村底20的源极区/漏极区内形成凹陷27。可以通过 湿蚀刻工艺蚀刻衬底20以形成凹陷27,其中所述湿蚀刻工艺在相对于构 成栅极间隔物26A的氧化物的高蚀刻选择性的务ft下表现出各向同性的特 性。通过所述工艺形成的凹陷27可具有100 nm或更小的深度。如图2E所示，形成第一外延SiGe层28以填充凹陷27。包含于第一 外延SiGe层28中的锗应具有使得不发生缺陷例如位错的低浓度。第一外 延SiGe层28可具有低于0.2的锗浓度(例如，摩尔份数)。第一外延SiGe 层28可具有大于凹陷27的深度的厚度，也就^H兌，第一外延SiGe层28 的一部分可以突出在衬底20的表面上。可以使用选自HC1、 Cl2、 二氯珪 烷(DCS)、 SiH4本文档来自技高网...

【技术保护点】
一种制造晶体管的方法，所述方法包括：　在衬底上形成栅极以形成第一所得结构；　在所述栅极的第一侧壁和第二侧壁形成栅极间隔物；　蚀刻邻近所述栅极间隔物的所述衬底的部分以在所述衬底的源极区／漏极区中形成凹陷；　形成包含锗的第一外延层以填充所述凹陷；和　进行高温氧化工艺以在所述衬底和所述第一外延层之间的界面层上形成包含锗的第二外延层，所述第二外延层具有比所述第一外延ＳｉＧｅ层的锗浓度高的锗浓度，由此形成第二所得结构。

【技术特征摘要】
KR 2007-6-26 10-2007-00627791.一种制造晶体管的方法，所述方法包括在衬底上形成栅极以形成第一所得结构；在所述栅极的第一侧壁和第二侧壁形成栅极间隔物；蚀刻邻近所述栅极间隔物的所述衬底的部分以在所述衬底的源极区/漏极区中形成凹陷；形成包含锗的第一外延层以填充所述凹陷；和进行高温氧化工艺以在所述衬底和所述第一外延层之间的界面层上形成包含锗的第二外延层，所述第二外延层具有比所述第一外延SiGe层的锗浓度高的锗浓度，由此形成第二所得结构。2. 根据权利要求1所述的方法，其中所述村底包括硅衬底。3. 根据权利要求1所述的方法，其中所述衬底包括绝缘体上硅(SOI) 衬底。4. 根据权利要求2所述的方法，其中所述衬底包含具有方向[110]的凹 槽或平坦区和具有方向[1001的表面。5. 根据权利要求4所述的方法，其中在所述栅极下的所述衬底中形成的 沟道包括具有平行于[110]的方向的载流子。6. 根据权利要求l所述的方法，在形成所述栅极后还包括 进行栅极再氧化工艺；和通过离子注入工艺在所述^f极的第 一侧和第二侧的所述衬底中形成 源极扩展区/漏极扩展区。7. 根据权利要求1所述的方法，还包括在形成所述栅极之后在所述第一 所得结构的表面外形上形成蚀刻停止层。8. 根据权利要求7所述的方法，其中所述蚀刻停止层包括氮化物层。9. 根据权利要求l所述的方法，其中所述栅极间隔物包括氧化物层。10. 根据权利要求1所述的方法，其中使用蚀刻所述衬底比蚀刻所述Jf极 间隔物快的蚀刻工艺来形成所述凹陷。11. 根据权利要求1所述的方法，其中使用湿蚀刻工艺形成所述凹陷。12. 根据权利要求1所述的方法，其中所述凹陷具有约100 nm或更小的 深度。13. 根据权利要求1所述的方法，其中包含于所述第一外延层中的锗的摩 尔份数小于0.2。14. 根据权利要求1所述的方法，其中所述第一外延层具有比所述凹陷的 深度更大的厚度，并且所述第一外延层是SiGe层。15. 根据权利要求1所述的方法，其中通过使用选自HC1、 Cl2、 二氯珪烷(DCS )和SiH4中的一种及其组合作为^eb气体来形成所述第一外延层。16. 根据权利要求1所述的方法，其中在其中所述衬底具有约750摄氏度 或更低温度的状态下形成所述第一外延层。17. 根据权利要求1所述的方法，还包括在形成所述第一外延层之前，在H2气氛下进行预焙烘工艺。18. 根...

【专利技术属性】
技术研发人员：金龙水，梁洪善，皮升浩，安台恒，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]