芯片堆叠结构的连接方法技术

本发明专利技术提供了一种芯片堆叠结构的连接方法，包括：提供一基板；将至少两个芯片堆叠结构固定在所述基板上，相邻的两个芯片堆叠结构之间具有间隙，每个芯片堆叠结构包括堆叠设置的多层芯片，每层芯片包括衬底、形成于所述衬底上焊盘以及覆盖所述衬底和所述焊盘的介质层，所述间隙暴露所述焊盘的侧面；去除所述间隙侧面的部分衬底和部分介质层，使所述焊盘局部突出于所述介质层；在所述芯片堆叠结构和所述基板表面形成连接材料层，去除所述芯片堆叠结构和所述基板表面的连接材料层，形成连接层，相邻的所述焊盘通过所述连接层连接；以及，填充所述间隙，以使至少两个芯片堆叠结构连接在一起。解了决芯片面积越大，良率越低的问题。良率越低的问题。良率越低的问题。

【技术实现步骤摘要】
芯片堆叠结构的连接方法


[0001]本专利技术涉及半导体制造
，特别涉及一种芯片堆叠结构的连接方法。

技术介绍

[0002]随着市场对芯片提出越来越严苛的要求，芯片制造正在往器件更小、厚度更薄、尺寸更大的方向发展，其中芯片尺寸受限于光罩的有效曝光面积，现有的光罩有效曝光面积为26 mm *33mm，无法一次曝光生产出更大尺寸的芯片。
[0003]生产出更大尺寸的芯片，需要将多个曝光视野（shot）做成一颗芯片，甚至一片晶圆一颗芯片。众所周知，芯片面积越大，良率越低，成本也就越高。

技术实现思路

[0004]本专利技术的目的在于提供一种芯片堆叠结构的连接方法，以解决芯片面积越大，良率越低的问题。
[0005]为解决上述技术问题，本专利技术提供一种芯片堆叠结构的连接方法，包括：提供一基板；将至少两个芯片堆叠结构固定在所述基板上，相邻的两个芯片堆叠结构之间具有间隙，每个芯片堆叠结构包括堆叠设置的多层芯片，每层芯片包括衬底、形成于所述衬底上焊盘以及覆盖所述衬底和所述焊盘的介质层，所述间隙暴露所述焊盘的侧面；去除所述间隙侧面的部分衬底和部分介质层，使所述焊盘局部突出于所述介质层；在所述芯片堆叠结构和所述基板表面形成连接材料层；去除所述芯片堆叠结构和所述基板表面的连接材料层，形成连接层，相邻的所述焊盘通过所述连接层连接；以及，填充所述间隙，以使至少两个芯片堆叠结构连接在一起。
[0006]可选的，采用原子层沉积的方式形成在所述芯片堆叠结构和所述基板表面形成连接材料层。
[0007]可选的，在所述芯片堆叠结构和所述基板形成连接材料层的步骤包括：采用原子层沉积工艺沉积第一连接材料层；以及，采用电镀工艺沉积第二连接材料层。
[0008]可选的，所述第一连接材料层的厚度为10埃
‑
500纳米。
[0009]可选的，沉积所述第二连接材料层的电镀工艺采用各向同性电镀。
[0010]可选的，所述间隙的截面宽度为50nm
‑
10μm。
[0011]可选的，采用湿法刻蚀工艺去除所述间隙侧面的部分衬底和部分介质层。
[0012]可选的，采用湿法刻蚀工艺或者反向电镀工艺去除所述芯片堆叠结构和所述基板表面的连接材料层。
[0013]可选的，所述焊盘为铜、钨或者铝。
[0014]可选的，填充两个所述间隙的材料为绝缘材料。
[0015]在本专利技术提供的一种芯片堆叠结构的连接方法中，通过先去除所述间隙侧面的部分衬底和部分介质层，以使焊盘局部突出于所述介质层的表面，在所述芯片堆叠结构和所述基板形成连接材料层，去除所述芯片堆叠结构和所述基板表面的连接材料层，形成连接层，相邻的所述焊盘通过所述连接层连接，填充相邻多层堆叠芯片之间的间隙，使所述至少两个芯片堆叠结构形成一个整体，单片晶圆生产单种曝光视野区域对应的芯片局部，切割成多个芯粒，将切割后的芯粒挑选电性能测试通过的芯粒，通过芯片堆叠结构的连接方法对芯粒进行横向拼接，重新组成新的大芯片，以解决芯片面积越大，良率越低的问题。
附图说明
[0016]图1是本专利技术实施例的芯片堆叠结构的连接方法流程图；图2是本专利技术实施例的芯片堆叠结构未连接的初始结构示意图；图3是本专利技术实施例的芯片堆叠结构去除间隙侧面部分衬底和部分介质层步骤之后的结构示意图；图4是本专利技术实施例的芯片堆叠结构形成第一连接材料层步骤后的结构示意图；图5是本专利技术实施例的芯片堆叠结构形成第二连接材料层步骤后的结构示意图；图6是本专利技术实施例的芯片堆叠结构形成连接层步骤之后的结构示意图；图7是本专利技术实施例的芯片堆叠结构完成横向连接的结构示意图；图中，10
‑
芯片堆叠结构；10a
‑
间隙；11
‑
衬底；12
‑
介质层；13
‑
焊盘；14
‑
第一连接材料层；14a
‑
第二连接材料层；14b
‑
连接层；15
‑
填充材料；20
‑
基板。
具体实施方式
[0017]以下结合附图和具体实施例对本专利技术提出的一种芯片堆叠结构的连接方法作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0018]具体的，请参考图1，图1是本专利技术实施例的芯片堆叠结构的连接方法流程图；如图1所示， 本专利技术提供一种芯片堆叠结构的连接方法，包括：步骤S10，提供一基板；步骤S20，将至少两个芯片堆叠结构固定在所述基板上，相邻的两个芯片堆叠结构之间具有间隙，每个芯片堆叠结构包括堆叠设置的多层芯片，每层芯片包括衬底、形成于所述衬底上焊盘以及覆盖所述衬底和所述焊盘的介质层，所述间隙暴露所述焊盘的侧面；步骤S30，去除所述间隙侧面的部分衬底和部分介质层，使所述焊盘局部突出于所述介质层；步骤S40，在所述芯片堆叠结构和所述基板表面形成连接材料层；步骤S50，去除所述芯片堆叠结构和所述基板表面的连接材料层，形成连接层，相邻的所述焊盘通过所述连接层连接；以及，步骤S60，填充所述间隙，以使至少两个芯片堆叠结构连接在一起。
[0019]图2至图7是本专利技术实施例的芯片堆叠结构的连接方法中形成的结构示意图；下面结合附图2~7对本专利技术的具体实施例做详细的说明。
[0020]在步骤S10之前，单片晶圆生产单种曝光视野区域对应的芯片局部，切割后挑选出电性测试通过的晶粒（die），将不同的晶粒组成芯片堆叠结构10。
[0021]如图2所示，在步骤S10中，提供一基板20，所述基板20例如是晶圆或者有机物。在步骤S20中，将至少两个芯片堆叠结构10固定在所述基板上，相邻的两个芯片堆叠结构之间具有间隙10a，所述间隙10a例如是50nm
‑
10μm；每个芯片堆叠结构10包括堆叠设置的多层芯片，每层芯片包括衬底11、形成于所述衬底上焊盘13以及覆盖所述衬底和所述焊盘的介质层12，所述间隙10a暴露所述焊盘的侧面，所述焊盘13例如是铜、钨或者铝；所述衬底11可以为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或其他III
‑
V族化合物衬底，本实施例对所述衬底11的材料以及结构不做限制。此外，所述衬底11中还可以形成有器件结构(图未示)，所述器件结构可以为半导体工艺中形成的器件结构，例如MOS晶体管等。在本实施例中，芯片堆叠结构10例如是高带宽存储器（High Bandwidth Memory，HBM）。高带宽存储器是超微半导体和SK Hynix发起的一种基于3D堆栈工艺的高性能DRAM，适用于高存储器带宽需求的应用场合，像是图形处理器、网络交换及转发设备（如路由器、交换器）。高带宽存储器是一种CPU/GPU 内存芯片（即
ꢀ“
RAM”），其实就是将很多个DDR芯片堆叠在一起后本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片堆叠结构的连接方法，其特征在于，包括：提供一基板；将至少两个芯片堆叠结构固定在所述基板上，相邻的两个芯片堆叠结构之间具有间隙，每个芯片堆叠结构包括堆叠设置的多层芯片，每层芯片包括衬底、形成于所述衬底上焊盘以及覆盖所述衬底和所述焊盘的介质层，所述间隙暴露所述焊盘的侧面；去除所述间隙侧面的部分衬底和部分介质层，使所述焊盘局部突出于所述介质层；在所述芯片堆叠结构和所述基板表面形成连接材料层；去除所述芯片堆叠结构和所述基板表面的连接材料层，形成连接层，相邻的所述焊盘通过所述连接层连接；以及，填充所述间隙，以使至少两个芯片堆叠结构连接在一起。2.如权利要求1所述的芯片堆叠结构的连接方法，其特征在于，采用原子层沉积的方式形成在所述芯片堆叠结构和所述基板表面形成连接材料层。3.如权利要求1所述的芯片堆叠结构的连接方法，其特征在于，在所述芯片堆叠结构和所述基板形成连接材料层的步骤包括：采用原子层沉积工艺沉积第一连接材料层；以及，采...

【专利技术属性】
技术研发人员：刘天建，田应超，曹瑞霞，谢冬，
申请(专利权)人：湖北江城实验室，
类型：发明
国别省市：