【技术实现步骤摘要】
本公开涉及半导体制造领域，尤其涉及一种半导体结构及其热测试方法。
技术介绍
1、半导体结构，例如三维集成电路是将多层芯片依次层叠并通过导电通孔电连接的一种新型封装形式，其可以有效减少测试芯片之间的互连功耗和互连延迟，可以更好的实现器件的小型化、多样化。然而，随着半导体结构的集成度不断增加，对半导体结构的散热效率提出了更高的要求，因此亟需提供一种有效的测试结构和热测试方法。
技术实现思路
1、本公开实施例提供一种半导体结构，包括：
2、堆叠结构，所述堆叠结构包括测试结构以及位于所述测试结构相对的两侧并与所述测试结构接触的发热层和感测层，所述发热层、所述测试结构以及所述感测层沿竖直方向依次排列，且所述发热层内设置有第一导电层，所述感测层内设置有第二导电层，所述第一导电层包括第一输入端和第一输出端，所述第二导电层包括第二输入端和第二输出端；
3、多个测试焊盘，包括至少一个第一测试焊盘、至少一个第二测试焊盘、至少一个第三测试焊盘以及至少一个第四测试焊盘，分立设置在所述堆叠结构的上表面；
4、多个互连结构，在所述堆叠结构内沿竖直方向延伸；其中，所述第一测试焊盘和所述第二测试焊盘通过所述互连结构分别与所述第一导电层的第一输入端和第一输出端对应电连接，所述第三测试焊盘和所述第四测试焊盘通过所述互连结构分别与所述第二导电层的第二输入端和第二输出端对应电连接。
5、在一些实施例中，所述堆叠结构包括一个或在竖直方向上堆叠的多个测试芯片，所述测试芯片包括第
6、在一些实施例中，所述堆叠结构还包括绝缘层，所述绝缘层覆盖所述第一重分布层和所述第二重分布层，多个所述测试焊盘分布在位于最顶层的所述绝缘层内并暴露出所述测试焊盘的上表面。
7、在一些实施例中，所述第一导电层和所述第二导电层的形状为弯曲的走线模型，任一所述第一导电层的长度与和其相连的所述互连结构的长度的比值大于9，任一所述第二导电层的长度与和其相连的所述互连结构的长度的比值大于9。
8、本公开实施例还提供了一种热测试方法，所述热测试方法用于对如上述实施例中任一项所述的半导体结构进行热测试，其特征在于，所述测试方法包括：
9、给位于所述发热层内的所述第一导电层施加功耗使所述堆叠结构发热至热平衡状态；
10、测算位于所述发热层内的所述第一导电层和位于所述感测层内的所述第二导电层的温差；
11、基于所述功耗和所述温差确定所述测试结构的热阻。
12、在一些实施例中，给位于所述发热层内的所述第一导电层施加功耗使所述堆叠结构发热至热平衡状态，包括：
13、通过所述第一测试焊盘向位于所述发热层内的第一导电层内流入电流以使所述堆叠结构发热至热平衡状态；测算与位于所述发热层内的第一导电层电连接的第一测试焊盘和第二测试焊盘之间的电压，根据公式确定功耗的数值。
14、在一些实施例中，测算位于所述发热层内的所述第一导电层和位于所述感测层内的所述第二导电层的温差，包括：
15、所述第一导电层的电阻率与所述第一导电层的温度满足第一线性关系，测算位于所述发热层内的所述第一导电层的电阻率，并根据所述电阻率得到位于所述发热层内的所述第一导电层的温度；
16、所述第二导电层的电阻率与所述第二导电层的温度满足第二线性关系，测算位于所述感测层内的所述第二导电层的电阻率，并根据所述电阻率得到位于所述感测层内的所述第二导电层的温度，计算所述和所述的差值得到所述温差。
17、在一些实施例中，测算位于所述发热层内的所述第一导电层的电阻率，以及位于所述感测层内的所述第二导电层的电阻率，包括：
18、根据公式计算位于所述发热层内的所述第一导电层的电阻；
19、通过所述第三测试焊盘向位于所述感测层内的所述第二导电层内流入电流，并测量与位于所述感测层内的第二导电层电连接的第三测试焊盘和第四测试焊盘之间的电压，根据公式计算位于所述感测层内的所述第二导电层的电阻；
20、根据公式和分别计算得到位于所述发热层内的所述第一导电层的电阻率，以及位于所述感测层内的所述第二导电层的电阻率；其中，所述为所述第一导电层在竖直方向上的截面的面积，所述为位于所述发热层内的所述第一导电层的长度，所述为所述第二导电层在竖直方向上的截面的面积，所述为位于所述感测层内的所述第二导电层的长度。
21、在一些实施例中，基于所述功耗和所述温差确定所述测试结构的热阻，包括：将所述功耗和所述温差带入下述关系式（1），计算得出所述测试结构的热阻：
22、 （1）。
23、在一些实施例中，所述第一导电层在水平方向上的截面的面积为a，位于所述发热层内的所述第一导电层和位于所述感测层内的所述第二导电层之间的垂直距离为d；所述测试方法还包括：
24、将所述功耗、所述温差、所述a以及所述d带入下述关系式（2），计算得出所述测试结构的导热系数：
25、 （2）。
26、本公开实施例提供的半导体结构及其热测试方法，其中，半导体结构包括：堆叠结构，所述堆叠结构包括测试结构以及位于所述测试结构相对的两侧并与所述测试结构接触的发热层和感测层，所述发热层、所述测试结构以及所述感测层沿竖直方向依次排列，且所述发热层内设置有第一导电层，所述感测层内设置有第二导电层，所述第一导电层包括第一输入端和第一输出端，所述第二导电层包括第二输入端和第二输出端；多个测试焊盘，包括至少一个第一测试焊盘、至少一个第二测试焊盘、至少一个第三测试焊盘以及至少一个第四测试焊盘，分立设置在所述堆叠结构的上表面；多个互连结构，在所述堆叠结构内沿竖直方向延伸；其中，所述第一测试焊盘和所述第二测试焊盘通过所述互连结构分别与所述第一导电层的第一输入端和第一输出端对应电连接，所述第三测试焊盘和所述第四测试焊盘通过所述互连结构分别与所述第二导电层的第二输入端和第二输出端对应电连接。本公开实施例提供的半导体结构包括测试结构以及与测试结构接触的发热层和感测层，发热层内设置有第一导电层，感测层内设置有第二导电层，且第一导电层的第一输入端和第一输出端分别通过第一测试焊盘和第二测试焊盘引出，第二导电层的第二输入端和第二输出端分别通过第三测试焊盘和第四测试焊盘引出，如此，在实际操作中可以通过测试焊盘向第一导电层内流入电流以对测试结构进行加热，并通过测试焊盘测试第一导电层和第二导电层的电压、电阻等参数，进而测算测试结构的热参数（例如热阻），实现对测试结构内部进行热的测试本文档来自技高网...
【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述堆叠结构包括一个或在竖直方向上堆叠的多个测试芯片，所述测试芯片包括第一表面以及在竖直方向与所述第一表面相对的第二表面，所述第一表面上设置有第一重分布层以及位于所述第一重分布层内的第一导电层，所述第二表面上设置有第二重分布层以及位于所述第二重分布层内的第二导电层；其中，所述测试结构包括所述堆叠结构的一个或在竖直方向上连续堆叠的多个测试芯片，与所述测试结构相邻设置的第一重分布层和第二重分布层分别作为所述发热层和所述感测层。
3.根据权利要求2所述的半导体结构，其特征在于，所述堆叠结构还包括绝缘层，所述绝缘层覆盖所述第一重分布层和所述第二重分布层，多个所述测试焊盘分布在位于最顶层的所述绝缘层内并暴露出所述测试焊盘的上表面。
4.根据权利要求1所述的半导体结构，其特征在于，所述第一导电层和所述第二导电层的形状为弯曲的走线模型，任一所述第一导电层的长度与和其相连的所述互连结构的长度的比值大于9，任一所述第二导电层的长度与和其相连的所述互连结构的长度的比值大于9。<...
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述堆叠结构包括一个或在竖直方向上堆叠的多个测试芯片，所述测试芯片包括第一表面以及在竖直方向与所述第一表面相对的第二表面，所述第一表面上设置有第一重分布层以及位于所述第一重分布层内的第一导电层，所述第二表面上设置有第二重分布层以及位于所述第二重分布层内的第二导电层；其中，所述测试结构包括所述堆叠结构的一个或在竖直方向上连续堆叠的多个测试芯片，与所述测试结构相邻设置的第一重分布层和第二重分布层分别作为所述发热层和所述感测层。
3.根据权利要求2所述的半导体结构，其特征在于，所述堆叠结构还包括绝缘层，所述绝缘层覆盖所述第一重分布层和所述第二重分布层，多个所述测试焊盘分布在位于最顶层的所述绝缘层内并暴露出所述测试焊盘的上表面。
4.根据权利要求1所述的半导体结构，其特征在于，所述第一导电层和所述第二导电层的形状为弯曲的走线模型，任一所述第一导电层的长度与和其相连的所述互连结构的长度的比值大于9，任一所述第二导电层的长度与和其相连的所述互连结构的长度的比值大于...
【专利技术属性】
技术研发人员：杨道虹，陈珍，刘淑娟，谢冬，
申请(专利权)人：湖北江城实验室，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。