【技术实现步骤摘要】
本公开涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法。
技术介绍
1、在半导体制造工艺中，通常需要在衬底上形成具有较大高度的光刻胶图案层，接着，以该光刻胶图案层为掩膜刻蚀衬底，以将光刻胶图案层的图形转移到衬底上。
2、然而，随着半导体结构不断朝着小型化、高集成度的方向发展，当制程微缩时，由于光刻胶图案层的高度较大，且局部区域与衬底的接触面积较小，会导致光刻胶图案层会在局部区域出现倒塌、脱落、断裂等情况，影响后续图形转移精度，进而降低半导体结构性能。
技术实现思路
1、本公开提供一种半导体结构的制造方法，包括：
2、提供衬底，在所述衬底上形成第一图案化掩膜层，以所述第一图案化掩膜层为掩膜刻蚀所述衬底，以形成第一沟槽，所述衬底未被刻蚀的区域构成凸起结构；
3、在所述衬底上形成第二图案化掩膜层，所述第二图案化掩膜层至少覆盖所述凸起结构的侧壁和上表面，所述第二图案化掩膜层上形成有开口，所述开口暴露所述第一沟槽的部分底面；
4、以所述第二图案化掩膜层为掩膜，从所述开口刻蚀所述衬底，以在所述第一沟槽的下方形成第二沟槽。
5、在一些实施例中，在所述衬底上形成第二图案化掩膜层，包括：所述第二图案化掩膜层的高度和所述凸起结构的高度的比值的范围在3至5之间；在形成所述第二沟槽之后，剩余的所述第二图案化掩膜层的高度大于所述凸起结构的高度。
6、在一些实施例中，所述第一沟槽和所述第二沟槽的数量均为多个，多个所述第一沟槽在所述衬
7、在一些实施例中，覆盖所述凸起结构侧壁的所述第二图案化掩膜层的宽度的范围在1μm至5μm之间。
8、在一些实施例中，所述凸起结构和所述第二沟槽的数量均为多个，多个所述凸起结构在所述衬底上分立设置，多个所述凸起结构之间的间隙构成所述第一沟槽，多个所述第二沟槽形成于所述第一沟槽的下方。
9、在一些实施例中，在所述衬底上形成第二图案化掩膜层之前，还包括：
10、刻蚀所述衬底，在所述凸起结构上形成至少一个第三沟槽，所述第三沟槽从所述凸起结构的上表面延伸至所述凸起结构的内部，所述第三沟槽的深度小于等于所述第一沟槽的深度；
11、在所述衬底上形成第二图案化掩膜层，还包括：形成所述第二图案化掩膜层，所述第二图案化掩膜层填充所述第三沟槽。
12、在一些实施例中，在形成所述第二沟槽之后，所述方法还包括：
13、形成导电材料层，所述导电材料层填充所述第二沟槽和所述第一沟槽并覆盖所述凸起结构；
14、去除所述凸起结构，并去除填充所述第一沟槽以及覆盖所述凸起结构的导电材料层，以形成导电层，所述导电层填充所述第二沟槽。
15、本公开还提供一种半导体结构，包括：
16、衬底；
17、第一沟槽，位于所述衬底上，所述衬底未形成所述第一沟槽的区域构成凸起结构；
18、第二图案化掩膜层，所述第二图案化掩膜层至少覆盖所述凸起结构的侧壁和上表面，所述第二图案化掩膜层上形成有开口，所述开口暴露所述第一沟槽的部分底面。
19、在一些实施例中，所述第二图案化掩膜层的高度和所述凸起结构的高度的比值的范围在3至5之间。
20、在一些实施例中，所述半导体结构还包括：至少一个第三沟槽，从所述凸起结构的上表面延伸至所述凸起结构的内部，所述第三沟槽的深度小于等于所述第一沟槽的深度，所述第二图案化掩膜层填充所述第三沟槽。
21、本公开实施例提供的半导体结构及其制造方法，其中，所述制造方法包括：提供衬底，在所述衬底上形成第一图案化掩膜层，以所述第一图案化掩膜层为掩膜刻蚀所述衬底，以形成第一沟槽，所述衬底未被刻蚀的区域构成凸起结构；在所述衬底上形成第二图案化掩膜层，所述第二图案化掩膜层至少覆盖所述凸起结构的侧壁和上表面，所述第二图案化掩膜层上形成有开口，所述开口暴露所述第一沟槽的部分底面；以所述第二图案化掩膜层为掩膜，从所述开口刻蚀所述衬底，以在所述第一沟槽的下方形成第二沟槽。本公开实施例首先在衬底上形成凸起结构，接着形成第二图案化掩膜层，第二图案化掩膜层覆盖凸起结构的侧壁，一方面增大了第二图案化掩膜层和衬底的接触面积，另一方面，由于凸起结构的存在，降低了第二图案化掩膜层覆盖凸起结构上表面的部分的高度，同时凸起结构对第二图案化掩膜层起到良好的支撑作用，如此，提高了第二图案化掩膜层的机械稳定性，避免或缓解了第二图案化掩膜层发生倒塌、脱落或者断裂。
22、本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其它特征和优点将从说明书以及附图变得明显。
本文档来自技高网...【技术保护点】
1.一种半导体结构的制造方法，其特征在于，包括：
2.根据权利要求1所述的制造方法，其特征在于，在所述衬底上形成第二图案化掩膜层，包括：所述第二图案化掩膜层的高度和所述凸起结构的高度的比值的范围在3至5之间；在形成所述第二沟槽之后，剩余的所述第二图案化掩膜层的高度大于所述凸起结构的高度。
3.根据权利要求1所述的制造方法，其特征在于，所述第一沟槽和所述第二沟槽的数量均为多个，多个所述第一沟槽在所述衬底上分立设置，所述凸起结构位于多个所述第一沟槽的周边区域，多个所述第二沟槽对应形成于多个所述第一沟槽的下方。
4.根据权利要求3所述的制造方法，其特征在于，覆盖所述凸起结构侧壁的所述第二图案化掩膜层的宽度的范围在1μm至5μm之间。
5.根据权利要求1所述的制造方法，其特征在于，所述凸起结构和所述第二沟槽的数量均为多个，多个所述凸起结构在所述衬底上分立设置，多个所述凸起结构之间的间隙构成所述第一沟槽，多个所述第二沟槽形成于所述第一沟槽的下方。
6.根据权利要求1所述的制造方法，其特征在于，在所述衬底上形成第二图案化掩膜层之前，
7.根据权利要求1所述的制造方法，其特征在于，在形成所述第二沟槽之后，所述方法还包括：
8.一种半导体结构，其特征在于，包括：
9.根据权利要求8所述的半导体结构，其特征在于，所述第二图案化掩膜层的高度和所述凸起结构的高度的比值的范围在3至5之间。
10.根据权利要求8所述的半导体结构，其特征在于，所述半导体结构还包括：至少一个第三沟槽，从所述凸起结构的上表面延伸至所述凸起结构的内部，所述第三沟槽的深度小于等于所述第一沟槽的深度，所述第二图案化掩膜层填充所述第三沟槽。
...【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括：
2.根据权利要求1所述的制造方法，其特征在于，在所述衬底上形成第二图案化掩膜层，包括：所述第二图案化掩膜层的高度和所述凸起结构的高度的比值的范围在3至5之间；在形成所述第二沟槽之后，剩余的所述第二图案化掩膜层的高度大于所述凸起结构的高度。
3.根据权利要求1所述的制造方法，其特征在于，所述第一沟槽和所述第二沟槽的数量均为多个，多个所述第一沟槽在所述衬底上分立设置，所述凸起结构位于多个所述第一沟槽的周边区域，多个所述第二沟槽对应形成于多个所述第一沟槽的下方。
4.根据权利要求3所述的制造方法，其特征在于，覆盖所述凸起结构侧壁的所述第二图案化掩膜层的宽度的范围在1μm至5μm之间。
5.根据权利要求1所述的制造方法，其特征在于，所述凸起结构和所述第二沟槽的数量...
【专利技术属性】
技术研发人员：夏凯睿，谢冬，汪松，任小宁，
申请(专利权)人：湖北江城实验室，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。