半导体器件及其制备方法技术

本公开实施例提供一种半导体器件及其制备方法，其中，半导体器件包括：基底；第一电极层，位于基底上；第一电极层包括多个间隔分布的第一凸起结构；第一凸起结构的横截面积自顶面至底面逐渐增大；功能层，覆盖第一电极层和基底；第二电极层，位于功能层上；其中，在第一电极层和第二电极层的电场作用下，第一凸起结构的顶面与第二电极层之间能够形成导电通道

【技术实现步骤摘要】
半导体器件及其制备方法


[0001]本公开涉及半导体
，涉及但不限于一种半导体器件及其制备方法
。

技术介绍

[0002]阻变存储器
(Resistive Random Access Memory
，
RRAM)
是一类两端型的忆阻器，在特定的外加电信号下其阻值将发生非易失的可逆转变
。
忆阻器具有读写速度快
、
保持时间长
、
非破坏性读取
、
高集成度以及与传统互补金属氧化物半导体
(Complementary Metal Oxide Semiconductor
，
CMOS)
工艺兼容性好等优点
。
[0003]忆阻器通常由上电极
、
功能层和下电极组成，目前主要通过沉积工艺，例如原子层沉积工艺，制作成平行板膜层获得三明治结构，实现忆阻特性
。
然而，平行板膜层三明治结构的忆阻器存在一致性差
、
功耗高
、
操作电压大及接触电阻高等问题
。

技术实现思路

[0004]有鉴于此，本公开实施例提供一种半导体器件及其制备方法
。
[0005]第一方面，本公开实施例提供一种半导体器件，包括：
[0006]基底；
[0007]第一电极层，位于所述基底上；所述第一电极层包括多个间隔分布的第一凸起结构；所述第一凸起结构的横截面积自顶面至底面逐渐增大；<br/>[0008]功能层，覆盖所述第一电极层和所述基底；
[0009]第二电极层，位于所述功能层上；
[0010]其中，在所述第一电极层和所述第二电极层的电场作用下，所述第一凸起结构的顶面与所述第二电极层之间能够形成导电通道
。
[0011]在一些实施例中，所述功能层随形覆盖所述第一电极层和所述基底；所述第二电极层随形覆盖所述功能层
。
[0012]在一些实施例中，所述功能层上表面齐平；所述第二电极层包括与每一所述第一凸起结构相对设置的第二凸起结构；
[0013]其中，所述第二凸起结构的横截面积自顶面至底面逐渐减小，所述导电通道形成于所述第一凸起结构的顶面与所述第二凸起结构的底面之间
。
[0014]在一些实施例中，所述第一凸起结构在第一方向上的最大尺寸为第一尺寸，所述第一凸起结构在第二方向上的最大尺寸为第二尺寸，所述第一尺寸与所述第二尺寸的比值范围为
1:1.5
～
1:10
；
[0015]所述第一方向为所述基底的厚度方向；所述第二方向为所述基底所在的平面内的任意一个方向
。
[0016]在一些实施例中，所述基底包括依次堆叠的衬底和第一黏附层，所述半导体器件还包括：
[0017]第二黏附层，位于所述功能层和所述第二电极层之间；
[0018]所述第一黏附层和所述第二黏附层的厚度均小于或者等于
10
μ
m。
[0019]第二方面，本公开实施例提供一种半导体器件的制备方法，包括：
[0020]提供基底；
[0021]在所述基底上形成第一电极层；所述第一电极层包括多个间隔分布的第一凸起结构；所述第一凸起结构的横截面积自顶面至底面逐渐增大；
[0022]形成覆盖所述第一电极层和所述基底的功能层；
[0023]在所述功能层上形成第二电极层；其中，
[0024]在所述第一电极层和所述第二电极层的电场作用下，所述第一凸起结构的顶面与所述第二电极层之间能够形成导电通道
。
[0025]在一些实施例中，在所述基底上形成所述第一电极层，包括：
[0026]在所述基底表面形成具有预设厚度的光刻胶；所述光刻胶层暴露出部分所述基底的表面；
[0027]采用光罩，在预设气压下，控制目标粒子以预设的磁控溅射速率分别沿第一预设角度和第二预设角度入射，以在所述光刻胶暴露的所述基底表面形成所述第一凸起结构；
[0028]其中，所述第一预设角度和所述第二预设角度中的一个为锐角，另一个为钝角，且沿所述第一预设角度和所述第二预设角度入射的目标粒子在溅射区域内相交叠
。
[0029]在一些实施例中，在所述基底上形成所述第一电极层，包括：
[0030]采用电子束蒸发镀膜工艺在所述基底的表面形成间隔排布的第一初始电极层；
[0031]采用反应离子刻蚀工艺选择性刻蚀所述第一初始电极层，形成所述第一凸起结构
。
[0032]在一些实施例中，形成覆盖所述第一电极层和所述基底的所述功能层，以及在所述功能层上形成所述第二电极层，包括：
[0033]形成覆盖所述第一电极层和所述基底的初始功能层；
[0034]对所述初始功能层执行平坦化工艺，形成所述功能层；
[0035]形成覆盖所述功能层的所述第二电极层
。
[0036]在一些实施例中，形成覆盖所述第一电极层和所述基底的所述功能层，以及在所述功能层上形成所述第二电极层，包括：
[0037]在所述第一电极层和所述基底的上方共形地形成所述功能层；
[0038]在所述功能层上方共形地形成所述第二电极层
。
[0039]本公开实施例提供一种半导体器件及其制备方法，其中，半导体器件包括：基底；第一电极层，位于基底上；第一电极层包括多个间隔分布的第一凸起结构；第一凸起结构的横截面积自顶面至底面逐渐增大；功能层，覆盖第一电极层和基底；第二电极层，位于功能层上；其中，在第一电极层和第二电极层的电场作用下，第一凸起结构的顶面与第二电极层之间能够形成导电通道
。
本公开实施例的半导体器件中，由于第一电极层包括多个间隔分布的第一凸起结构，在第一电极层和第二电极层的电场作用下，第一凸起结构的顶面与第二电极层之间能够形成导电通道，这样，使得导电通道形成的位置相对可控，从而使得形成的半导体器件具有高一致性
、
低操作电压
、
低功耗
、
低漏电电流以及低接触电阻等优势
。
附图说明
[0040]在附图
(
其不一定是按比例绘制的
)
中，相似的附图标记可在不同的视图中描述相似的部件
。
具有不同字母后缀的相似附图标记可表示相似部件的不同示例
。
附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例
。
[0041]图1为一种忆阻器的结构示意图；
[0042]图2至图6为本公开实施例提供的半导体器件的结构示意图；
[0043]图7为本公开实施例提供的一种半导体器件的制备方法的流程图；
[0044]图8至图
14
为本公开实施例提供的半导体器件制备过程中的结构示意图
。
具体实本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种半导体器件，其特征在于，包括：基底；第一电极层，位于所述基底上；所述第一电极层包括多个间隔分布的第一凸起结构；所述第一凸起结构的横截面积自顶面至底面逐渐增大；功能层，覆盖所述第一电极层和所述基底；第二电极层，位于所述功能层上；其中，在所述第一电极层和所述第二电极层的电场作用下，所述第一凸起结构的顶面与所述第二电极层之间能够形成导电通道
。2.
根据权利要求1所述的半导体器件，其特征在于，所述功能层随形覆盖所述第一电极层和所述基底；所述第二电极层随形覆盖所述功能层
。3.
根据权利要求1所述的半导体器件，其特征在于，所述功能层上表面齐平；所述第二电极层包括与每一所述第一凸起结构相对设置的第二凸起结构；其中，所述第二凸起结构的横截面积自顶面至底面逐渐减小，所述导电通道形成于所述第一凸起结构的顶面与所述第二凸起结构的底面之间
。4.
根据权利要求1至3任一项所述的半导体器件，其特征在于，所述第一凸起结构在第一方向上的最大尺寸为第一尺寸，所述第一凸起结构在第二方向上的最大尺寸为第二尺寸，所述第一尺寸与所述第二尺寸的比值范围为
1:1.5
～
1:10
；所述第一方向为所述基底的厚度方向；所述第二方向为所述基底所在的平面内的任意一个方向
。5.
根据权利要求4所述的半导体器件，其特征在于，所述基底包括依次堆叠的衬底和第一黏附层，所述半导体器件还包括：第二黏附层，位于所述功能层和所述第二电极层之间；所述第一黏附层和所述第二黏附层的厚度均小于或者等于
10
μ
m。6.
一种半导体器件的制备方法，其特征在于，包括：提供基底；在所述基底上形成第一电极层；所述第一电极层包括...

【专利技术属性】
技术研发人员：任小宁，王一鸣，汪松，刘淑娟，
申请(专利权)人：湖北江城实验室，
类型：发明
国别省市：