一种降低切筋应力影响的封装筛选方法技术

本发明专利技术公开了一种降低切筋应力影响的封装筛选方法，涉及半导体封装技术领域。本发明专利技术采用一种创新的封装方法、装置和筛选流程，包括在封装方法上创新了切筋的夹持器具、切刀、整体切筋模具结构及切筋方式，减轻切筋产生的应力；并在切弯脚后，优化筛查流程：TC温度循环、二次回流焊、高温老化、热测、VC电流冲击、3sigma正态测试等步骤，消除切筋应力影响带来的器件质量隐患。本发明专利技术通过高标准的封装方法，减少封装应力，再配合严酷的筛查测试条件，能够消除由于切筋带来的芯片隐裂、芯片偏位、芯片歪斜等封装问题，最大限度的提升产品质量，为对质量有高要求、数量大的优质客户提供品质有保障的产品。品质有保障的产品。品质有保障的产品。

【技术实现步骤摘要】
一种降低切筋应力影响的封装筛选方法


[0001]本专利技术属于半导体封装
，特别是涉及一种降低切筋应力影响的封装筛选方法。

技术介绍

[0002]半导体放电管TSS(Thyristor Surge Suppressor)应用于特殊行业应用时，如工业电子雷管，对产品性能的温度性要求很高，常常需要进行严酷的环境测试；并且由于出货数量巨大，对其产品成品的不良率PPM要求很高，常常要求50ppm以下。
[0003]半导体放电管TSS在封装生产过程中，由于芯片较小，通过框架结构的方式进行SOD
‑
123FL封装时，在切筋工序，如采用传统切筋工艺、切刀和夹持装置，容易引起芯片隐裂、芯片歪斜、包封体裂纹、引脚应力释放不足等众多常规电性无法检测或筛查的问题，不良率在千分之五以上。因此，优化切筋方式，创新切筋装置，以及提供优化的筛查方法，有利于减小产品失效PPM值，对于半导体行业具有重要意义。

技术实现思路

[0004]本专利技术提供了一种降低切筋应力影响的封装筛选方法，解决了以上问题。
[0005]为解决上述技术问题，本专利技术是通过以下技术方案实现的：
[0006]本专利技术的一种降低切筋应力影响的封装筛选方法，包括采用优化的筛选流程，包括如下步骤：
[0007]S00、对器件进行切筋前的前道工序：包括固晶点胶、高温焊接、清洗、塑封成型、塑封固化；
[0008]S01、切弯脚：使用切筋装置对塑封后的器件进行切筋、弯脚整形；
[0009]S02、TC温度循环，通过高低温进行多次温度循环对芯片损坏或隐裂的产品进行应力放大，使故障特征明显化，更易于电性筛查；
[0010]S03、二次回流焊：通过两次回流焊，模拟实际焊接温度要求，筛查内部虚焊和电性不稳定产品；
[0011]S04、高温老化：通过150℃高温几个小时至几十个小时的老化，让内部结构不稳定的临界产品失效，便于筛除；
[0012]S05、热测：让产品通过恒温热测轨道，对产品电性能，进行恒温热测；
[0013]S06、VC电流冲击：对产品进行80％额定值的浪涌电流冲击，筛除芯片潜在缺陷风险的产品；
[0014]S07、3Sigma正态测试：利用测试系统的3σ界限控制，对产品的电参数一致性进行管控；
[0015]S08、后道工序，包括引脚电镀、电镀后电性的3Sigma正态测试、成品外观检验、包装。
[0016]进一步地，所述S01中切筋装置包括下方支持结构体、设置于下方支持结构体上部
两侧的下外侧夹具、设置于下方支持结构体上且位于两下外侧夹具之间的“凵”字形下内侧夹具、设置于下外侧夹具上部的两上外侧夹具、设置于两上外侧夹具之间的上内侧夹具、分别设置于上内侧夹具与两上外侧夹具之间的切刀；所述器件包括夹持于上外侧夹具与下外侧夹具之间的器件金属引脚以及设置于器件金属引脚底部且位于“凵”字形下内侧夹具内的器件塑封体。
[0017]进一步地，所述器件金属引脚与切刀保持90
°
的垂直切角。
[0018]进一步地，所述S02步骤中温度循环采用双恒温箱的实验炉，低温
‑
55℃，高温+150℃，循环N次；其中，低温
‑
55℃保持5min，迅速切换至++150℃并保持5min。
[0019]进一步地，所述S03步骤中的二次回流焊，最高温区温度为260℃，两次回流焊之间，常温冷却15min。
[0020]进一步地，所述S04步骤中高温老化，具体为将S03步骤后的产品进行高温存放，在150℃温度下保持24小时。
[0021]进一步地，所述S05步骤中热测是指在高温老化结束后，将物料放入至恒温炉中，1小时后取料，进行TMTT电性测试。
[0022]进一步地，所述S06步骤，具体是采用80％额定的10/1000us浪涌电流对产品进行VC电流冲击。
[0023]进一步地，所述S07步骤的3Sigma正态测试是指利用测控系统的3σ界限控制，对产品的电参数进行一致性管控。
[0024]进一步地，所述S08步骤中，筛查后道工序包括引脚电镀、电镀后进行3Sigma正态电性测试、成品外观检验、产品包装。
[0025]本专利技术相对于现有技术包括有以下有益效果：
[0026]1、本专利技术提供的切筋装置，通过改变器件的夹持方式，在器件的四个着力点增加夹持器具，在切刀受力的内外侧同时进行夹持，改善了原有上下对冲的切筋方式，减小了巨大的切筋应力，从而减少了芯片碎裂的发生，从封装源头进行了改善；
[0027]2、本专利技术采用TC温度循环，二次回流焊，高温老化等温度冲击和温度循环试验，对产品施加环境应力，促使存在潜在缺陷的产品加速暴露，有利于早期失效筛除，保障了产品的可靠性，降低成品失效概率，提升成品良率；
[0028]3、本专利技术采用VC电流冲击测试，进一步模拟器件的实际使用情况，使用趋于产品极限阈值的电流来评估产品的实际能力；再配合3σ参数管控，进一步保证不良品不流入客户市场，保障成品的优秀品质；
[0029]4、本专利技术根据实际产品数据，在已完成的10kk以上的成品对照中，在相同的芯片情况下，优化筛选装置和筛选方法后的产品，相比优化前，失效率下降明显；同时成品的稳定性、可靠性也有了较大提升，因此，本专利技术是一种提高产品品质的有效优选方法。
[0030]当然，实施本专利技术的任一产品并不一定需要同时达到以上所述的所有优点。
附图说明
[0031]为了更清楚地说明本专利技术实施例的技术方案，下面将对实施例描述所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附
图。
[0032]图1为本专利技术的一种降低切筋应力影响的封装筛选方的步骤图；
[0033]图2为本专利技术的切筋装置的结构示意图；
[0034]图3为利用上限3Sixma、下限3Sixma产品进行测试获取软件测试图；
[0035]图4为基于3Sixma品质管控法的步骤图；
[0036]图5为现有的切筋装置的结构示意图；
[0037]附图中，各标号所代表的部件列表如下：
[0038]101
‑
上外侧夹具，102
‑
上内侧夹具，103
‑
切刀，104
‑
器件金属引脚，105
‑
下外侧夹具，106
‑
下方支持结构体，107
‑“
凵”字形下内侧夹具，108
‑
器件塑封体。
具体实施方式
[0039]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种降低切筋应力影响的封装筛选方法，其特征在于，采用优化的筛选流程，包括如下步骤：S00、对器件进行切筋前的前道工序：包括固晶点胶、高温焊接、清洗、塑封成型、塑封固化；S01、切弯脚：使用切筋装置对塑封后的器件进行切筋、弯脚整形；S02、TC温度循环，通过高低温进行多次温度循环对芯片损坏或隐裂的产品进行应力放大，使故障特征明显化，更易于电性筛查；S03、二次回流焊：通过两次回流焊，模拟实际焊接温度要求，筛查内部虚焊和电性不稳定产品；S04、高温老化：通过150℃高温几个小时至几十个小时的老化，让内部结构不稳定的临界产品失效，便于筛除；S05、热测：让产品通过恒温热测轨道，对产品电性能，进行恒温热测；S06、VC电流冲击：对产品进行80％额定值的浪涌电流冲击，筛除芯片潜在缺陷风险的产品；S07、3Sigma正态测试：利用测试系统的3σ界限控制，对产品的电参数一致性进行管控；S08、后道工序，包括引脚电镀、电镀后电性的3Sigma正态测试、成品外观检验、包装。2.根据权利要求1所述的一种降低切筋应力影响的封装筛选方法，其特征在于，所述S01中切筋装置包括下方支持结构体(106)、设置于下方支持结构体(106)上部两侧的下外侧夹具(105)、设置于下方支持结构体(106)上且位于两下外侧夹具(105)之间的“凵”字形下内侧夹具(107)、设置于下外侧夹具(105)上部的两上外侧夹具(101)、设置于两上外侧夹具(101)之间的上内侧夹具(102)、分别设置于上内侧夹具(102)与两上外侧夹具(101)之间的切刀(103)；所述器件包括夹持于上外侧夹具(101)与下外侧夹具(105)之间的器件金属引脚(104)以及设置于器件金属引脚(104)底部且位于“凵”字形下内侧夹具(107)内的...

【专利技术属性】
技术研发人员：肖南海，杨斌，严新发，洪海霞，贾美景，杨熊辉，张伟伟，
申请(专利权)人：上海音特电子有限公司，
类型：发明
国别省市：