芯片封装及其形成方法技术

提供芯片封装的结构及其形成方法。此方法包含：设置半导体晶粒于载体基板之上。此方法也包含设置中介层基板于此载体基板之上。此中介层基板具有凹槽，此凹槽穿过该中介层基板的相反面。此中介层基板具有围绕半导体晶粒的内部侧壁，并且此半导体晶粒等高于或高于此中介层基板。此方法还包含在中介层基板的凹槽中形成保护层，以围绕半导体晶粒。另外，此方法包含移除载体基板以及堆叠封装结构于该中介层基板之上。板之上。板之上。

【技术实现步骤摘要】
芯片封装及其形成方法
[0001]本专利技术是申请日为：2018年7月5日；申请号为：201810730689.1；专利技术名称为：芯片封装及其形成方法的专利技术申请的分案申请。


[0002]本公开涉及一种半导体装置的结构及其形成方法，且特别有关于一种散出型(Fan
‑
Out)芯片封装的结构及其形成方法。

技术介绍

[0003]半导体装置用于各种不同的电子应用，例如，个人电脑、手机、数码相机和其他电子设备。半导体装置的制造通常通过在半导体基板上按序沉积绝缘或介电层、导电层和半导体层的材料，并且使用光刻和蚀刻工艺将各种材料层图案化，以形成电路组件以及元件于半导体基底上。
[0004]半导体工业通过持续微缩最小部件的尺寸，使得更多组件整合至给定的区域中，以持续改善各种电子组件(例如晶体管、二极管、电阻器、电容器等)的集成密度。在一些应用中，这些较小的电子组件也使用了应用较小面积或较低高度的较小的封装。
[0005]新的封装技术，例如：堆叠式封装(package on package，PoP)已经开始发展，在其中具有装置芯片的顶部封装接合至具有另一装置芯片的底部封装。通过采用这些新的封装技术，可将具有不同或相似功能的各种封装整合在一起。这些较新颖的半导体装置的封装技术实施方式面临了工艺的挑战。

技术实现思路

[0006]根据一些实施例提供一种芯片封装的形成方法。此方法包含：设置半导体晶粒于载体基板之上。此方法也包含设置中介层基板于此载体基板之上。此中介层基板具有凹槽，此凹槽穿过该中介层基板的相反面。此中介层基板具有围绕半导体晶粒的内部侧壁，并且此半导体晶粒等高于或高于此中介层基板。此方法还包含在中介层基板的凹槽中形成保护层，以围绕半导体晶粒。另外，此方法包含移除载体基板以及堆叠封装结构于该中介层基板之上。
[0007]根据一些实施例提供一种芯片封装的形成方法。此方法包含：形成第一重布结构于载体基板之上，并且接合一半导体晶粒与此第一重布结构。此方法也包含接合中介层基板与此第一重布结构。此中介层基板具有围绕此半导体晶粒的环型结构，并且此半导体晶粒等高于或高于此中介层基板。此方法还包含形成保护层以围绕此半导体晶粒。此保护层的一部分在此中介层基板与此半导体晶粒之间。另外，此方法包含移除此载体基板，以及接合封装结构于此中介层基板之上。此半导体晶粒在此封装结构与此第一重布结构之间。
[0008]根据一些实施例提供芯片封装。此芯片封装包含：第一重布结构，以及接合于此第一重布结构之上的半导体装置。此芯片封装也包含接合于此第一重布结构之上的中介层基板。此中介层基板具有围绕此半导体装置的内部侧壁，并且此半导体装置等高于或高于此
中介层基板。此芯片封装还包含围绕此半导体装置的保护层。另外，此芯片封装包含第二重布结构于此保护层之上。此第二重布结构的第一导电部件电性连接至此中介层基板的第二导电部件。
附图说明
[0009]通过以下的详述配合附图，可以更加理解本公开实施例的观点。应注意的是，依据在业界的标准惯例，各种部件并未按照比例绘制且仅用以说明例示。事实上，为了讨论的明确易懂，各种部件的尺寸可任意增加或减少。
[0010]图1A至1K是根据一些实施例示出形成芯片封装的制程的各种阶段的剖面图。
[0011]图2A至2D是根据一些实施例示出形成芯片封装的制程的各种阶段的剖面图。
[0012]图3A至3E是根据一些实施例示出形成芯片封装的制程的各种阶段的剖面图。
[0013]图4A至4B是根据一些实施例示出形成芯片封装的制程的各种阶段的剖面图。
[0014]图5A至5F是根据一些实施例示出形成芯片封装的制程的各种阶段的剖面图。
[0015]图6A至6B是根据一些实施例示出形成芯片封装的制程的各种阶段的剖面图。
[0016]图7A至7I是根据一些实施例示出形成芯片封装的制程的各种阶段的剖面图。
[0017]图8是根据一些实施例示出形成芯片封装的工艺阶段的上视图。
[0018]图9是根据一些实施例示出形成芯片封装的工艺阶段的上视图。
[0019]图10是根据一些实施例示出形成芯片封装的工艺阶段的上视图。
[0020]图11是根据一些实施例示出形成芯片封装的工艺阶段的上视图。
[0021]图12是根据一些实施例示出芯片封装的剖面图。
[0022]图13是根据一些实施例示出芯片封装的剖面图。
[0023]附图标记说明：
[0024]100～载体基板
[0025]102、136、504～互连结构
[0026]104、506～绝缘层
[0027]106、116、116
’
、137、508～导电部件
[0028]108、108A、108B、134～半导体晶粒、元件
[0029]110、122、140、206、540～接合结构
[0030]112～中介层基板
[0031]114～基座部分
[0032]118、120～钝化层
[0033]124～内部侧壁
[0034]126～凹槽
[0035]128、128
’
、142、208、542～底胶层
[0036]130～保护层
[0037]131、132、138、502、510～导电元件
[0038]133～封装结构
[0039]202～粘合层
[0040]204～基板
[0041]302～开口
[0042]702～阻隔元件
[0043]H1、H2～高度
[0044]W1、W2～距离
具体实施方式
[0045]以下提供许多不同的实施例或示范，用于实行本公开的不同部件。以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参考符号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。
[0046]此外，在以下叙述中可使用空间上相对用语，例如「在
……
之下」、「在
……
下方」、「较低的」、「在
……
上方」、「较高的」和其他类似的用语，以简化附图中一个(些)元件或部件与另一个(些)元件或部件之间的关系的陈述。此空间相对用语除了包含附图所示出的方位，还包含装置在使用或操作中的不同方位。装置亦可转向至其他方位(旋转90度或在其他方位)，且在此使用的空间相对描述亦依转向后的方位相应地解读。
[0047]讨论了本公开的一些实施例。在这些实施例中，可在所讨论的阶本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片封装的形成方法，包括：设置一半导体晶粒于一载体基板之上；设置一中介层基板于该载体基板之上，其中该中介层基板具有一凹槽，该凹槽穿过该中介层基板的相反面，该中介层基板具有围绕该半导体晶粒的内部侧壁，并且该半导体晶粒等高于或高于该中介层基板；在该中介层基板的该凹槽中形成一保护层，以围绕该半导体晶粒；移除该载体基板；堆叠一封装结构于该中介层基板之上；以及形成一粘合层于该半导体晶粒以及该封装结构之间，其中在该粘合层的法线方向上，该封装结构比该粘合层宽。2.如权利要求1所述的芯片封装的形成方法，其中该保护层覆盖该中介层基板以及该半导体晶粒，且该方法还包括：形成一开口于该保护层中，以曝露出该中介层基板的一导电部件；以及形成一导电元件于该中介层基板的该导电部件之上。3.如权利要求1所述的芯片封装的形成方法，还包括：在设置该半导体晶粒以及该中介层基板于该载体基板之上之前，形成一互连结构于该载体基板之上。4.如权利要求3所述的芯片封装的形成方法，其中该保护层过度填充该凹槽以覆盖该半导体晶粒，且该方法还包括：在堆叠该封装结构于该中介层基板之上之前，形成一第二互连结构于该保护层之上；以及接合该封装结构至该第二互连结构。5.如权利要求4所述的芯片封装的形成方法，其中该第二互连结构未直接接触在该半导体晶粒与该保护层之间的一界面。6.如权利要求3所述的芯片封装的形成方法，其中在设置该中介层基板于该互连结构之上之前，设置该半导体晶粒于该互连结构之上。7.如权利要求3所述的芯片封装的形成方法，还包括：在移除该载体基板之后，形成复数导电凸块于该互连结构的一表面之上，其中该互连结构的该表面起初(originally)面向该载体基板。8.如权利要求1所述的芯片封装的形成方法，其中该封装结构延伸越过该半导体晶粒。9.如权利要求1所述的芯片封装的形成方法，还包括设置一第二半导体晶粒于该载体基板之上，其中该中介层基板的内部侧壁围绕该第二半导体晶粒。10.如权利要求1所述的芯片封装的形成方法，其中该中介层基板为一印刷电路板。11.一种芯片封装的形成方法，包括：形成一第一重布结构于一载体基板之上；接合一半导体晶粒与该第一重布结构；接合一中介层基板与该第一重布结构，其中该中...

【专利技术属性】
技术研发人员：郑心圃，蔡柏豪，庄博尧，翁得期，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：