叠层陶瓷电子元件的制造方法以及叠层电感器的制造方法技术

一种叠层陶瓷电子元件的制造方法，包含步骤：形成具有大的厚度的导体，此导体包含多个第一线圈导体层和多个第二线圈导体层，将多个第一线圈导体层转移到陶瓷生片的上表面上，其中每个线圈导体层都设置在载体膜上，将每个都保持在载体膜上的多个第二线圈导体层转移到相同的陶瓷生片的下表面上。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及叠层陶瓷电子元件的制造方法，例如用作电感器、LC元件、叠层电容器、叠层电路组件和其它合适的电子元件的制造方法。更具体地说，本专利技术涉及叠层陶瓷电子元件的制造方法，此叠层电子元件具有内导体和内电极(下文统称为内导体)，并且涉及这种具有显著增加了厚度的内电极的叠层电感器的制造方法。在使用叠层电感器时，可以通过增加层叠的陶瓷生片的数量来增加线圈导体的绕组数。据此，得到大的电感。为了减小叠层电感器的串联电阻，需要增加线圈导体的厚度或宽度。然而，当采用上述用于形成内电极，例如线圈导体的方法、即在陶瓷生片上丝网印刷内电极膏时，难以通过一个印刷工序形成具有大的厚度的内电极。此外，当增加线圈导体的宽度以减小串联电阻时，电感变劣。除了叠层电感器，上述问题对于诸如叠层陶瓷电容器之类的已知叠层陶瓷电子元件都是很普遍的。
技术实现思路
为了克服上述问题，本专利技术的优选实施例提供了一种叠层陶瓷电子元件的制造方法，此叠层陶瓷电子元件具有显著增加了厚度的内导体。本专利技术的优选实施例提供了一种叠层电感器的制造方法，此叠层电感器具有作为内电极且容易增加其厚度的线圈导体，其中获得了大电感和低串联电阻。根据本专利技术的优选实施例，叠层陶瓷电子元件的制造方法包含步骤准备第一陶瓷生片、至少一个第二陶瓷生片以及转移材料，每个转移材料都具有在载体膜的一个表面上的导体层，将多个导体层转移到第一陶瓷生片的上表面和下表面中的至少一个上，使得导体层相互覆盖以形成具有多个导体层的导体，将至少一个第二陶瓷生片层叠到导体上，以形成生叠层体，烧结生叠层体以形成烧结体。通常，当通过诸如丝网印刷之类已知的方法在载体膜上形成导体时，所得到的导体的厚度大约为200μm。另一方面，根据上述本专利技术的优选实施例得到的导体包含多个导体层。因此，提供了叠层陶瓷电子元件，该叠层陶瓷电子元件包含具有低串联电阻的导体，且得到了大电感和大载流量。最好，在叠层陶瓷电子元件的制造方法中，将第一陶瓷生片和第二陶瓷生片之一形成为复合片。此复合片可以具有穿透其两面的连接导体，另一个可以是平的陶瓷生片。利用第一陶瓷生片和第二陶瓷生片，形成了包含多个导体层的导体，此导体与复合片的连接导体电连接。结果，提供了一种叠层陶瓷电子元件，它具有用第二陶瓷生片形成的陶瓷烧结体中的导体。根据本专利技术的另一个优选实施例，叠层陶瓷电子元件的制造方法包含步骤准备至少一个陶瓷生片、具有穿透陶瓷生片两面的连接导体的复合片和转移材料，每个转移材料都具有在载体膜的一个表面上的、将与连接导体连接的导体层，将多个导体层转移到复合片上，使得导体层相互覆盖以形成与连接导体连接且具有多个导体层的导体，将至少一个陶瓷生片层叠到导体上，以形成生叠层体，烧结此生叠层体以形成烧结体。结果，形成了具有大的厚度且与连接导体电连接的导体，如在前面的本专利技术优选实施例中所描述的。据此，正如前面的优选实施例，提供了一种叠层陶瓷电子元件，它包含具有低串联电阻的导体且得到了大电感和大载流量。最好，叠层陶瓷电子元件的制造方法还包含步骤层叠复合片的上表面和下表面上的导体，使得这些导体之一与连接导体的上部电连接，而另一个导体与连接导体的下部电连接。结果，复合片的上和下表面上的导体通过连接导体电连接。根据本专利技术的另一个优选实施例，叠层陶瓷电子元件的制造方法包含步骤准备多个第一陶瓷生片、具有穿透其两面的连接导体的第二陶瓷生片、多个转移材料，每个转移材料都具有在载体膜的一个表面上的导体层，通过施加压力将导体层之一转移到第一陶瓷生片之一的一个表面上，通过施加压力转移其上的另一个导体层，使得导体层相互覆盖，将第二陶瓷生片层叠到转移到第一陶瓷生片上的导体层上，使得连接导体与导体层连接，通过施加压力将另一个导体层转移到第二陶瓷生片上，使得连接导体与导体层连接，并且通过施加压力转移其上的另一个导体层，使得导体层彼此覆盖，将另一个第一陶瓷生片层叠到第二陶瓷生片上，以形成生叠层体，烧结此生叠层体以形成烧结体。根据本专利技术的另一个优选实施例，叠层电感器的制造方法包含步骤准备具有穿透陶瓷生片的两个表面的连接导体的复合片、转移材料和至少一个平陶瓷生片，每个转移材料具有在载体膜的一个表面上的、将与连接导体连接的线圈导体层，将多个线圈导体层转移到复合片上，使得线圈导体层彼此覆盖，以形成线圈导体，此线圈导体与连接导体电连接并且具有多个线圈导体层，将至少一个平陶瓷生片层叠到线圈导体上，以形成生叠层体，烧结此生叠层体，以形成烧结体。据此，提供了一种叠层电感器，它包含具有大厚度的线圈导体，实现了低串联电阻和大电感。最好，叠层电感器的制造方法包含步骤将转移材料的多个线圈导体层转移到复合片的上表面上，将转移材料的另外的多个线圈导体层转移到复合片的下表面上。结果，在连接导体上形成了第一线圈导体，在连接导体的下面形成了第二线圈导体。由于第一导体和第二导体通过连接导体电连接，所得到的叠层电感器实现了增大的电感。最好，通过叠层电感器的制造方法，形成了在相同方向卷绕的第一线圈导体和第二线圈导体。据此，所获得的叠层电感器得到了显著增加的电感。通过下面参考附图对本专利技术的优选实施例的详细描述，本专利技术的其它特征、部件、特性和优点将变得更加显而易见。图2A是根据本专利技术第一优选实施例的层叠电感器的透视图，用于说明其中的线圈导体。图2B是根据本专利技术第一优选实施例的层叠电感器的透视图。图3是根据本专利技术第一优选实施例，包含其上形成了线圈导体层的载体膜的转移材料的平面图。图4A是根据本专利技术的第二优选实施例的母载体膜的平面图。图4B是根据本专利技术第二优选实施例的形成在母载体膜上的母复合片的平面图。图5A是根据本专利技术的第一优选实施例，说明层叠陶瓷生片、线圈导体层和复合片的层叠的工艺步骤的截面图，其中每个陶瓷生片都保持在载体膜上。图5B是根据本专利技术的第一优选实施例，说明层叠陶瓷生片、线圈导体层和复合片的工艺步骤的另一个截面图，其中每个导体生片都保持在载体膜上。图5C是根据本专利技术的第一优选实施例，说明层叠陶瓷生片、线圈导体层和复合片的工艺步骤的再一个截面图，其中每个陶瓷生片都保持在载体膜上。图5D是根据本专利技术的第一优选实施例，说明层叠陶瓷生片、线圈导体层和复合片的工艺步骤的另一个截面图，其中每个陶瓷生片都保持在载体膜上。图5E是根据本专利技术的第一优选实施例，说明层叠陶瓷生片、线圈导体层和复合片的工艺步骤的再一个截面图，其中每个陶瓷生片都保持在载体膜上。图5F是根据本专利技术的第一优选实施例，说明层叠陶瓷生片、线圈导体层和复合片的工艺步骤的另一个截面图，其中每个陶瓷生片都保持在载体膜上。图6是根据本专利技术的第一优选实施例，说明通过层叠工艺而得到的生叠层体的截面图。图7是根据本专利技术的第三优选实施例，包含载体膜的转移材料的平面图，在载体膜上层叠了线圈导体层和复合片。图8是根据本专利技术的第一、第二和第三优选实施例，说明层叠的电感器的线圈导体形状的平面示意图。图9是根据本专利技术的第四优选实施例，说明层叠的电感器的透视示意图。图2A是表示叠层电感器1的内部结构的透视示意图，图2B是叠层电感器1的外部透视图。图2A和2B还表示了陶瓷烧结体2、烧结体2的第一端面2a(下文称为第一端面2a)、烧结体2的第二端面2b(下文称为第二端面2b)、烧结体2的上表面2c(下文本文档来自技高网...

【技术保护点】
一种叠层陶瓷电子元件的制造方法，包含步骤： 准备具有上表面和下表面的第一陶瓷生片、至少一个第二陶瓷生片以及转移材料，每个转移材料都具有在载体膜的一个表面上的导体层； 将多个导体层转移到第一陶瓷生片的上表面和下表面中的至少一个上，使得导体层相互覆盖以形成具有多个导体层的导体； 将所述至少一个第二陶瓷生片层叠到导体上，以形成生叠层体；和 烧结生叠层体以形成烧结体。

【技术特征摘要】
JP 2001-4-6 2001-1087391.一种叠层陶瓷电子元件的制造方法，包含步骤准备具有上表面和下表面的第一陶瓷生片、至少一个第二陶瓷生片以及转移材料，每个转移材料都具有在载体膜的一个表面上的导体层；将多个导体层转移到第一陶瓷生片的上表面和下表面中的至少一个上，使得导体层相互覆盖以形成具有多个导体层的导体；将所述至少一个第二陶瓷生片层叠到导体上，以形成生叠层体；和烧结生叠层体以形成烧结体。2.根据权利要求1所述的叠层陶瓷电子元件的制造方法，其特征在于第一陶瓷生片和所述至少一个第二陶瓷生片之一是复合片，此复合片具有穿透其两面的连接导体，另一个是平的陶瓷生片。3.根据权利要求1所述的叠层陶瓷电子元件的制造方法，其特征在于所述至少一个第二陶瓷生片是平的陶瓷生片。4.根据权利要求1所述的叠层陶瓷电子元件的制造方法，其特征在于所述叠层陶瓷电子元件是叠层陶瓷电感器。5.根据权利要求1所述的叠层陶瓷电子元件的制造方法，其特征在于所述将至少一个第二陶瓷生片层叠到导体上以形成生叠层体的步骤包含步骤将第一个第二陶瓷生片层叠到第一陶瓷生片的上表面上的导体层上，和将第二陶瓷生片层叠到第一陶瓷生片的下表面上的导体层上。6.一种叠层陶瓷电子元件的制造方法，包含步骤准备至少一个陶瓷生片、具有穿透其两面的连接导体的复合片和转移材料，每个转移材料都具有在载体膜的一个表面上的、将与连接导体连接的导体层；将多个导体层转移到复合片上，使得导体层相互覆盖以形成与连接导体连接且具有多个导体层的导体；将所述至少一个陶瓷生片层叠到导体上，以形成生叠层体；和烧结此生叠层体以形成烧结体。7.根据权利要求6所述的叠层陶瓷电子元件的制造方法，其特征在于还包括步骤将导体层叠到复合片的上表面和下表面上，使得所述导体之一与连接导体的上部分电连接，另一个导体与连接导体的下部分电连接，其中与连接导体的上部分连接的导体和与连接导体的下部分连接的另一个导体通过连接导体电连接。8.根据权利要求6所述的叠层陶瓷电子元件的制造方法，其特征在于所述至少一个陶瓷生片是平的陶瓷生片。9.根据权利要求6所述的叠层陶瓷电子元件的制造方法，其特征...

【专利技术属性】
技术研发人员：达川刚，德田博道，
申请(专利权)人：株式会社村田制作所，
类型：发明
国别省市：JP[日本]