铁电随机存取存储器(FeRAM)器件及其形成方法技术

方法包括形成底部电极层，以及在底部电极层上方沉积第一铁电层。第一铁电层是非晶的。在第一铁电层上方沉积第二铁电层，并且第二铁电层具有多晶结构。该方法还包括在第二铁电层上方沉积第三铁电层，其中，第三铁电层是非晶的，在第三铁电层上方沉积顶部电极层，以及图案化顶部电极层、第三铁电层、第二铁电层、第一铁电层和底部电极层，以形成铁电随机存取存储器单元。本申请的实施例还涉及铁电随机存取存储器(FeRAM)器件及其形成方法。储器(FeRAM)器件及其形成方法。储器(FeRAM)器件及其形成方法。

【技术实现步骤摘要】
铁电随机存取存储器(FeRAM)器件及其形成方法


[0001]本申请的实施例涉及铁电随机存取存储器(FeRAM)器件及其形成方法。

技术介绍

[0002]铁电随机存取存储器(FeRAM)是采用铁电层来存储状态(“0”或“1”)的存储器件。二进制“0”和“1”以两种可能的电极化中的一种存储在每个数据存储单元中。
[0003]FeRAM的写入操作是通过对横跨铁电层施加电场对铁电层任一侧的电极进行充电，迫使铁电层内部的原子向“上”或“下”定向(取决于电荷的极性)，从而存储“1”或“0”来完成。
[0004]在FeRAM单元的读取操作中，该FeRAM单元被迫使进入选择状态，例如“0”。如果该单元已经保持“0”，则没有脉冲产生。如果该FeRAM 保持“1”，则铁电层中的原子的重新定向将引起短暂的电流脉冲。该脉冲的存在意味着该单元保持为“1”。由于这个工艺将覆写该单元，因此读取 FeRAM是破坏性工艺，需要对该单元进行重新写入。

技术实现思路

[0005]本申请的一些实施例提供了一种形成铁电随机存取存储器器件的方法，包括：形成底部电极层；在所述底部电极层上方沉积第一铁电层，其中，第一铁电层是非晶的；在所述第一铁电层上方沉积第二铁电层，其中，所述第二铁电层具有多晶结构；在所述第二铁电层上方沉积第三铁电层，其中，所述第三铁电层是非晶的；在所述第三铁电层上方沉积顶部电极层；以及图案化所述顶部电极层、所述第三铁电层、所述第二铁电层、所述第一铁电层和所述底部电极层，以形成铁电随机存取存储器(FeRAM)单元。
[0006]本申请的另一些实施例提供了一种铁电随机存取存储器器件，包括：铁电随机存取存储器(FeRAM)单元，包括：底部电极；层叠铁电层，所述层叠铁电层包括：第一非晶铁电层，位于所述底部电极上方；第一多晶铁电层，位于所述第一非晶铁电层上方；第二非晶铁电层，位于所述第一多晶铁电层上方；和第二多晶铁电层，位于所述第二非晶铁电层上方；以及顶部电极，位于所述第二多晶铁电层上方。
[0007]本申请的又一些实施例提供了一种铁电随机存取存储器器件，包括：底部电极；第一多个铁电层，位于所述底部电极上方，其中，所述第一多个铁电层由具有第一结晶温度的第一材料形成；第二多个铁电层，位于所述底部电极上方，其中，所述第一多个铁电层和所述第二多个铁电层交替堆叠，并且其中，所述第二多个铁电层由具有第二结晶温度的第二材料形成；并且所述第二结晶温度低于所述第一结晶温度；以及顶部电极，位于所述第一多个铁电层和所述第二多个铁电层上方。
附图说明
[0008]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的
尺寸可以任意地增大或减小。
[0009]图1至图6示出了根据一些实施例的包括层叠铁电层的铁电随机存取存储器(FeRAM)的形成中的中间阶段的截面图。
[0010]图7A、图7B、图8A、图8B、图9A、图9B、图10A和图10B示出了根据一些实施例的包括两个交替层的层叠铁电层的形成中的中间阶段的截面图。
[0011]图11示出了根据一些实施例的低结晶温度材料的核。
[0012]图12示出了根据一些实施例的包括三个交替层的层叠铁电层。
[0013]图13示出了根据一些实施例的作为原子层沉积(ALD)循环数量的函数的铁电层的O
‑
相强度。
[0014]图14和图15分别示出了根据一些实施例的均质铁电层和层叠铁电层的电容
‑
电压(CV)曲线对比。
[0015]图16示出了根据一些实施例的用于形成包括层叠铁电层的FeRAM单元的工艺流程。
具体实施方式
[0016]以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0017]而且，为便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0018]提供了包括层叠铁电层的FeRAM单元及其形成方法。根据本专利技术的一些实施例，层叠铁电层包括具有第一结晶温度的第一铁电层和具有低于第一结晶温度的第二结晶温度的第二铁电层。第一铁电层和第二铁电层的形成可以重复。第二铁电层可以具有多晶结构，并且第二铁电层的晶粒尺寸受到第二铁电层的厚度的限制。因此，FeRAM单元的性能得到改进。本文所讨论的实施例将提供能够生产或使用本专利技术的主题的实例，本领域的普通技术人员将容易理解可以进行的修改，同时保持在不同实施例的预期范围内。贯穿各个视图和示例性实施例，类似的参考标号用于指定类似的元件。尽管可以将方法实施例讨论为按照特定顺序实施，但是可按照任何逻辑顺序实施其他方法实施例。
[0019]图1至图6示出了根据本专利技术的一些实施例的FeRAM单元的形成中的中间阶段的截面图。图示的FeRAM单元可以是FeRAM阵列中的一部分，该阵列包括布置为多个行和列的FeRAM单元。相对应的工艺也示意性地反映在图16所示的工艺流程中。
[0020]参照图1，形成晶圆10。晶圆10中包括多个相同的器件管芯。根据本专利技术的一些实
施例，晶圆10包括半导体衬底20和形成在半导体衬底20的表面处的部件。半导体衬底20可以包括或由晶体硅、晶体锗、硅锗、碳掺杂的硅，或III
‑
V族化合物半导体(诸如GaAsP、AlInAs、AlGaAs、GaInAs、 GaInP、GaInAsP)等形成。半导体衬底20还可以是块状半导体衬底或绝缘体上半导体(SOI)衬底。浅沟槽隔离(STI)区域22可以形成在半导体衬底20中以隔离半导体衬底20中的不同区域和器件。
[0021]根据本专利技术的一些实施例，晶圆10包括形成在半导体衬底20的顶面处的集成电路器件。根据一些实施例，集成电路器件可以包括互补金属氧化物半导体(CMOS)晶体管、电阻器、电容器、二极管等。
[0022]集成电路器件可包括晶体管26，晶体管26包括源极/漏极区28A和28B。衬底24上方形成栅极电介质30。根据一些实施例，栅极电介质3本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成铁电随机存取存储器器件的方法，包括：形成底部电极层；在所述底部电极层上方沉积第一铁电层，其中，第一铁电层是非晶的；在所述第一铁电层上方沉积第二铁电层，其中，所述第二铁电层具有多晶结构；在所述第二铁电层上方沉积第三铁电层，其中，所述第三铁电层是非晶的；在所述第三铁电层上方沉积顶部电极层；以及图案化所述顶部电极层、所述第三铁电层、所述第二铁电层、所述第一铁电层和所述底部电极层，以形成铁电随机存取存储器(FeRAM)单元。2.根据权利要求1所述的方法，其中，所述第一铁电层和所述第二铁电层在相同晶圆温度下沉积。3.根据权利要求1所述的方法，还包括，在所述第三铁电层上方沉积第四铁电层，其中，所述第四铁电层具有附加多晶结构。4.根据权利要求1所述的方法，其中，所述第一铁电层具有第一结晶温度，并且所述第二铁电层具有低于所述第一结晶温度的第二结晶温度。5.根据权利要求1所述的方法，其中，所述第二铁电层包括从所述第二铁电层的顶部延伸到底部的晶粒。6.根据权利要求1所述的方法，其中，沉积所述第一铁电层和沉积所述第二铁电层包括沉积不同的材料。7.根据权利要求1...

【专利技术属性】
技术研发人员：李璧伸，卫怡扬，林杏莲，匡训冲，蔡正原，金海光，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：