【技术实现步骤摘要】
本专利技术涉及一种半导存贮器件,特别涉及一种半导体存贮器件的自更新地址检测电路,这种电路具有一种使用一内部自更新地址的自更新功能。一种具有自更新功能的半导体存贮器,例如一种动态随机存取存贮器(参见后面提及的DRAM)已是公知技术。该DRAM包括有多个存贮单元组成的一个存贮单元阵列,它与被安置在矩阵中的多个字线和多个位线相连接,该DRAM还包括一个用来控制由该字线和位线所选择的进入和来自该存贮单元的数据的读和写操作的外围电路。在该DRAM中的每个存贮单元包括有一个单独的MOSFET(金属氧化物半导体场效应晶体管)和一个单独的电容器。写入一个存贮单元的数据被装入该存贮单元的单独的电容器中,并且该数据的逻辑状态取决于在该单独的电容器中所存贮的电荷的数值。为了保护被存贮在由于随时间的推移产生电流漏泄导致退化的存贮单元的单独的电容器中的数据,而对该存贮单元提供一个更新功能,以便恢复该存贮单元的一原始数据电平。在当前的DRAMs中,该更新操作是在一予定的期间反复地自动执行的,并且对在该DRAM中嵌入的所有的存贮单元单独地执行这种更新操作。在这种所谓的自更新操作中用来选择 ...
【技术保护点】
一种具有自更新功能的半导体存贮器件,包括:一个具有多个存贮单元的存贮单元阵列;一个用来选择所述存贮单元中的一个存贮单元的选择装置;一个用来将数据存入所述存贮单元和从所述存贮单元复原数据的输入和输出装置;一个用来产生一更新时钟的更新控制电路;一个用来响应于所述更新时钟而产生多个更新地址信号并将所述更新地址信号馈送到所述选择装置的更新地址计数器;和一个有来检测所述更新地址信号是否完全生成的更新地址检测电路。
【技术特征摘要】
KR 1992-4-22 6728/921.一种具有自更新功能的半导体存贮器件,包括一个具有多个存贮单元的存贮单元阵列;一个用来选择所述存贮单元中的一个存贮单元的选择装置;一个用来将数据存入所述存贮单元和从所述存贮单元复原数据的输入和输出装置;一个用来产生一更新时钟的更新控制电路;一个用来响应于所述更新时钟而产生多个更新地址信号并将所述更新地址信号馈送到所述选择装置的更新地址计数器;和一个有来检测所述更新地址信号是否完全生成的更新地址检测电路。2.根据权利要求1所述的一种导体存贮器件,其中所述更新地址检测电路包括有多个用来各自接收所述更新地址信号的初始逻辑电平和所述更新地址信号的当前逻辑电平的比较器,一个用来接收所述比较器的输出信号的检测输出电路。3.根据权利要求2所述的一种半导体存贮器件,其中所述更新地址检测电路包括有用来保持所述更新地址信号的初始逻辑电平的锁存装置,用来将所述更新地址信号的...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。