单片时钟同步式存储器制造技术

本发明专利技术的目的在于提供能够正确、容易并高效率地实现系统操作分析的单片时钟同步式存储器。其特征在于，包括：存储器，由通常的数据存储区域２和按各自的顺序存储包括控制信号、数据信号、地址信号的逻辑顺序数据的顺序存储区域４构成；对于通常的数据存储区域，控制数据的写入和读出的数据区域控制电路３；和取出逻辑顺序数据并写入所述顺序存储区域中的逻辑顺序数据存储装置１、５、６、７；在通常的数据存储的同时，还按顺序存储输入数据做为逻辑顺序数据。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及具有在操作中的系统内能够正确地分析存储器操作的内有逻辑分析器功能的存储器的单片时钟同步式存储器。以往，在装有这种时钟同步式存储器的系统中，在发生不良的情况下，在存储器控制信号管脚(pin)、地址信号管脚(pin)及数据信号管脚(pin)等上设置探针，观察各信号的定时，以便使用逻辑分析器检测被认为不合适的信号。在该检查上所需的探针数，即使最低也必须有30～40个，但由于逻辑分析器的功能和物理上的问题，使用这样多数量的探针存在较困难的情况，所以仅选择10个探针来进行检查，以便对其分析。然而，在近年来的系统中，特别是在PC(个人计算机)等中，除功能复杂化之外，在PC上装载的存储器也使用168管脚模块等大规模的存储器，为了正确地分析存储器的操作，必须设置近160个探针，而且，当把两个该168管脚模块插入系统中时，就有所谓设置近320个探针来分析存储器操作的要求。特别是，在分析只在实际的应用软件操作时造成的那种不良的情况下产生这种要求。如上所述，对以往的系统中的不良分析使用逻辑分析器进行，由此虽能检测不良，但在通常的逻辑分析中，存在所谓在存储器管脚上设置这样多数量的探针有困本文档来自技高网...

【技术保护点】
一种单片时钟同步式存储器，其特征在于，包括：存储器，由通常的数据存储区域（２）和按各自的顺序存储包括控制信号、数据信号、地址信号的逻辑顺序数据的顺序存储区域（４）构成；对于通常的数据存储区域，控制数据的写入和读出的数据区域控制电路（３）；和取出逻辑顺序数据并写入所述顺序存储区域中的逻辑顺序数据存储装置。

【技术特征摘要】
JP 1997-8-11 216696/971．一种单片时钟同步式存储器，其特征在于，包括存储器，由通常的数据存储区域(2)和按各自的顺序存储包括控制信号、数据信号、地址信号的逻辑顺序数据的顺序存储区域(4)构成；对于通常的数据存储区域，控制数据的写入和读出的数据区域控制电路(3)；和取出逻辑顺序数据并写入所述顺序存储区域中的逻辑顺序数据存储装置。2．如权利要求1所述的单片时钟同步式存储器，其特征在于，所述逻辑顺序数据存储装置由寄存器(1)、寄存器传输控制电路(5)、行和列地址计数器(6)和比较器(7)构成。3．一种单片时钟同步式存储器，其特征在于，包括存储器，由通常数据存储区域(2)和按各自的顺序存储包括控制信号、数据信号、地址信号的逻辑...

【专利技术属性】
技术研发人员：富冈尚纪，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]