能在外部监视内部电压的半导体集成电路装置制造方法及图纸

一种半导体集成电路装置，不增加消耗电流及焊区数，就能准确且容易地进行对所希望的内部电压的测试。接收来自基准电压发生电路（ＲＦＧ）的基准电压（Ｖｒｅｆ）的驱动电路（２）具有高输入阻抗、低输出阻抗，发生实际上与所接收的基准电压电平相同的电压，具有比基准电压发生电路的电流驱动力大的电流驱动力，将生成的电压传递给焊区（１）。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体集成电路装置，特别是涉及至少具有能在外部监视内部电压的测试方式的半导体集成电路装置。进一步特定地说，本专利技术涉及具有根据基准电压而发生内部电源电压的内部电源电压发生电路的半导体集成电路装置，更具体地说，涉及能在外部观测或能从外部变更该基准电压用的结构。现在，作为半导体集成电路装置之一例，考虑半导体存储器。这样的半导体存储器随着其存储容量的增大，趋于高密度高集成化，其元件也更加精细化。为了确保这种精细化的MOS晶体管(绝缘栅型场效应晶体管)等元件的可靠性，有必要降低工作电源电压。另外，通过降低这种工作电源电压，能降低与工作电源电压自身成比例的消耗功率。可是，外部逻辑及处理程序等没有达到半导体存储器那种程度的精细化，另外为了保证其高速工作，又不能使电源电压与半导体存储器一致地下降。另外还有必要维持与前一代半导体存储器的互换性。为此，在半导体存储器内部使系统电源电压等从外部供给的电源电压降低，生成必要的电压电平的内部电源电压。附图说明图19是表示现有的内部电源电路的结构之一例。在图19中，内部电源电路包括发生规定的电压电平的基准电压Vref的基准电压发生电路RF本文档来自技高网...

【技术保护点】
一种半导体集成电路装置，其特征在于备有：至少一个发生规定的电压电平的基准电压的基准电压发生装置；对与来自上述至少一个基准电压发生装置的基准电压对应的电压和内部电压线上的电压进行比较，根据该比较结果，调整内部电压线上的电压电平的内部电 压发生装置；焊区；以及设在上述至少一个基准电压发生装置的输出端和焊区之间，接收上述至少一个基准电压发生装置输出的基准电压，发生与上述基准电压实际上电压电平相同的电压，并传递给上述焊区的驱动装置。

【技术特征摘要】
JP 1997-8-12 217491/971．一种半导体集成电路装置，其特征在于备有至少一个发生规定的电压电平的基准电压的基准电压发生装置；对与来自上述至少一个基准电压发生装置的基准电压对应的电压和内部电压线上的电压进行比较，根据该比较结果，调整内部电压线上的电压电平的内部电压发生装置；焊区；以及设在上述至少一个基准电压发生装置的输出端和焊区之间，接收上述至少一个基准电压发生装置输出的基准电压，发生与上述基准电压实际上电压电平相同的电压，并传递给上述焊区的驱动装置。2．根据权利要求1所述的半导体集成电路装置，其特征在于上述驱动装置包括响应测试方式指示信号将上述电压发生工作激活的装置。3．根据权利要求1所述的半导体集成电路装置，其特征在于上述驱动装置备有发生与从上述至少一个基准电压发生装置供给的基准电压对应的上述电压用的驱动电路；以及与上述驱动电路连接、间歇地将上述驱动电路激活用的装置。4．根据权利要求1所述的半导体集成电路装置，其特征在于上述驱动装置包括呈电压跟随器型结构的差分放大电路。5．根据权利要求1所述的半导体集成电路装置，其特征在于上述至少一个基准电压发生装置包括多个分另设置的基准电压发生电路，另外还备有设置在上述多个基准电压发生电路的各个输出端和上述驱动装置的输入端之间、根据选择信号将对应的基准电压发生电路的输出端导电性地连接在上述驱动装置的输入端上的装置。6．根据权利要求1所述的半导体集成电路装置，其特征在于上述驱动装置包括将其输出电压作为与上述基准电压对应的电压发生、并传递给上述内部电压发生装置的发生装置，以及响应于测试方式指示信号，使上述发生装置的电流驱动力增大的装置。7．根据权利要求1所述的半导体集成电路装置，其特征在于还备有设置在上述焊区和上述至少一个基准电压发生装置的输出端之间，在测试方式时呈导通状态、且在正常方式时呈非导通状态的连接装置。8．根据权利要求5所述的半导体集成电路装置，其特征在于还备有设置在上述多个基准电压发生装置的各个输出端和上述焊区之间、响应第二选择信号将上述焊区与由上述第二选择信号选择的对应的基准电压发生装置的输出端导电性地...

【专利技术属性】
技术研发人员：山崎恭治，伊藤孝，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]