能在外部监视内部电压的半导体集成电路装置制造方法及图纸

一种半导体集成电路装置，不增加消耗电流及焊区数，就能准确且容易地进行对所希望的内部电压的测试。接收来自基准电压发生电路（ＲＦＧ）的基准电压（Ｖｒｅｆ）的驱动电路（２）具有高输入阻抗、低输出阻抗，发生实际上与所接收的基准电压电平相同的电压，具有比基准电压发生电路的电流驱动力大的电流驱动力，将生成的电压传递给焊区（１）。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体集成电路装置，特别是涉及至少具有能在外部监视内部电压的测试方式的半导体集成电路装置。进一步特定地说，本专利技术涉及具有根据基准电压而发生内部电源电压的内部电源电压发生电路的半导体集成电路装置，更具体地说，涉及能在外部观测或能从外部变更该基准电压用的结构。现在，作为半导体集成电路装置之一例，考虑半导体存储器。这样的半导体存储器随着其存储容量的增大，趋于高密度高集成化，其元件也更加精细化。为了确保这种精细化的MOS晶体管(绝缘栅型场效应晶体管)等元件的可靠性，有必要降低工作电源电压。另外，通过降低这种工作电源电压，能降低与工作电源电压自身成比例的消耗功率。可是，外部逻辑及处理程序等没有达到半导体存储器那种程度的精细化，另外为了保证其高速工作，又不能使电源电压与半导体存储器一致地下降。另外还有必要维持与前一代半导体存储器的互换性。为此，在半导体存储器内部使系统电源电压等从外部供给的电源电压降低，生成必要的电压电平的内部电源电压。附图说明图19是表示现有的内部电源电路的结构之一例。在图19中，内部电源电路包括发生规定的电压电平的基准电压Vref的基准电压发生电路RFG；以及对来自该基准电压发生电路RFG的基准电压Vref和内部电源线IVL上的电压进行比较，根据该比较结果，将电流从外部电源节点EX供给内部电源线IVL，调整该内部电源线IVL上的电压电平，发生内部电源电压intVcc的内部降压电路VDC。该内部降压电路VDC包括对基准电压Vref和内部电源线IVL上的内部电源电压intVcc进行比较的比较器CMP；以及由根据该比较器CMP的输出信号，将电流从外部电源节点EX供给内部电源线IVL的p沟道MOS晶体管构成的激励晶体管DR。比较器CMP的正输入端接收内部电源线IVL上的内部电源电压intVcc，其负输入端接收基准电压Vref。该内部降压电路VDC在内部电源电压intVcc比基准电压Vref高的情况下，使其输出信号呈高电平，使激励晶体管DR呈非导通状态，停止从外部电源节点EX供给内部电源线IVL的电流。另一方面，在内部电源线IVL上的内部电源电压intVcc比基准电压Vref低的情况下，该比较器CMP使输出信号呈低电平，使激励晶体管DR的电导变大，将与该内部电源电压intVcc和基准电压Vref之差对应的电流通过激励晶体管DR，从外部电源节点EX供给内部电源线IVL。因此，该内部电源电压intVcc大致保持在基准电压Vref的电平。图20表示图19所示的基准电压发生电路RFG的结构之一例，例如发表在特开平7-37381号公报中。在图20中，基准电压发生电路RFG包括连接在外部电源节点EX和节点M1之间且其栅极接收接地电压的p沟道MOS晶体管P1；连接在节点M1和接地节点之间且其栅极连接在节点M1上的n沟道MOS晶体管N1；连接在外部电源节点EX和节点M2之间且其栅极连接在节点M2上的p沟道MOS晶体管P2；连接在节点M2和接地节点之间且其栅极连接在节点M1上的n沟道MOS晶体管N2；连接在外部电源节点EX和节点M4之间且其栅极连接在节点M2上的p沟道MOS晶体管P3；连接在节点M4和节点M3之间且其栅极连接在节点M3上的p沟道MOS晶体管P4；以及连接在节点M3和接地节点之间且其栅极连接在节点M1上的n沟道MOS晶体管N3。p沟道MOS晶体管P2及P3构成电流镜电路，将其尺寸比(栅极宽度和栅极长度之比)设定为1∶1。另一方面，n沟道MOS晶体管N2及N3和n沟道MOS晶体管N1构成电流镜电路。n沟道MOS晶体管N2的栅极宽度和栅极长度之比被设定为n沟道MOS晶体管N3的该值的1/2。基准电压发生电路RFG还包括连接在外部电源节点EX和节点M3之间且其栅极连接在节点M3上的p沟道MOS晶体管P5；连接在外部电源节点EX和节点M5之间且其栅极连接在节点M4上的p沟道MOS晶体管P6；以及在节点M5和接地节点之间互相串联连接的二极管连接的p沟道MOS晶体管P7、P8及P9。p沟道MOS晶体管P5的阈值电压的绝对值比p沟道MOS晶体管P4的阈值电压的绝对值大。p沟道MOS晶体管P6的栅极宽度和栅极长度之比被设定为与p沟道MOS晶体管P7～P9各自的栅极宽度和栅极长度之比为相同的值。其次，简单地说明图20所示的基准电压发生电路RFG的工作情况。p沟道MOS晶体管P1的栅极连接在接地节点上，起电流源的作用，生成基准电流。来自该p沟道MOS晶体管P1的基准电流被送给n沟道MOS晶体管N1。n沟道MOS晶体管N1及N2构成电流镜电路，两者的尺寸被设定得相同。因此，与流入n沟道MOS晶体管N1的电流大小相同的电流流入n沟道MOS晶体管N2。从p沟道MOS晶体管P2供给电流、流过该p沟道MOS晶体管P2的电流的镜电流通过p沟道MOS晶体管P3流向该n沟道MOS晶体管N2。p沟道MOS晶体管P2及P3的尺寸相同，大小相同的电流流过两者。来自该p沟道MOS晶体管P3的电流i通过p沟道MOS晶体管P4及n沟道MOS晶体管N3，流向接地节点。n沟道MOS晶体管N3的栅极宽度和栅极长度之比被设定为n沟道MOS晶体管N2的该值的二倍，因此流过的电流为流过p沟道MOS晶体管P3及P4的电流i的二倍大小的电流2i。p沟道MOS晶体管P5将剩余的电流i供给n沟道MOS晶体管N3。p沟道MOS晶体管P5的阈值电压的绝对值设定得比p沟道MOS晶体管P4的阈值电压的绝对值大。现在将p沟道MOS晶体管P4的阈值电压的绝对值表示为Vthp4，将p沟道MOS晶体管P5的阈值电压的绝对值表示为Vthp5。在此状态下，由于p沟道MOS晶体管P5按二极管方式工作，所以节点M3的电压V(M3)用下式表示V(M3)=extVcc-Vthp5另一方面，p沟道MOS晶体管P4也按二极管方式工作，故节点M4的电压V(M4)用下式表示V(M4)=V(M3)+Vthp4=extVcc-(Vthp5-Vthp4)该节点M4被连接在p沟道MOS晶体管P6的栅极上。因此，该p沟道MOS晶体管P6根据节点M4的恒定电压供给恒定电流ir。p沟道MOS晶体管P7～P9具有与p沟道MOS晶体管P6相同的尺寸。因此，这些p沟道MOS晶体管P7～P9中的每一个都与p沟道MOS晶体管P6一样，产生栅-源间电压。即，p沟道MOS晶体管P6的栅-源间电压为Vthp5-Vthp4，p沟道MOS晶体管P7～P9中的每一个都产生该电压Vthp5-Vthp4的电压降。因此，来自该节点M5的基准电压Vref可用下式表示。Vref=3(Vthp5-Vthp4)该基准电压Vref根据p沟道MOS晶体管P4及P5的阈值电压的绝对值之差确定，与外部电源电压extVcc无关，为恒定电压(但这是在外部电源电压extVcc在规定的电压电平以上、p沟道MOS晶体管P7～P9处于导通状态的情况)。内部电源电压intVcc被设定得实际上与该基准电压Vref为相同的电压电平。因此，作为内部电路的工作电源电压使用的内部电源电压intVcc的电压电平也与外部电源电压extVcc的电压电平无关，为恒定的电压电平。该图20所示的基准电压发生电路RFG为了使消耗功率足够地小，而使该基准电流ir的值足够小本文档来自技高网...

【技术保护点】
一种半导体集成电路装置，其特征在于备有：至少一个发生规定的电压电平的基准电压的基准电压发生装置；对与来自上述至少一个基准电压发生装置的基准电压对应的电压和内部电压线上的电压进行比较，根据该比较结果，调整内部电压线上的电压电平的内部电 压发生装置；焊区；以及设在上述至少一个基准电压发生装置的输出端和焊区之间，接收上述至少一个基准电压发生装置输出的基准电压，发生与上述基准电压实际上电压电平相同的电压，并传递给上述焊区的驱动装置。

【技术特征摘要】
JP 1997-8-12 217491/971．一种半导体集成电路装置，其特征在于备有至少一个发生规定的电压电平的基准电压的基准电压发生装置；对与来自上述至少一个基准电压发生装置的基准电压对应的电压和内部电压线上的电压进行比较，根据该比较结果，调整内部电压线上的电压电平的内部电压发生装置；焊区；以及设在上述至少一个基准电压发生装置的输出端和焊区之间，接收上述至少一个基准电压发生装置输出的基准电压，发生与上述基准电压实际上电压电平相同的电压，并传递给上述焊区的驱动装置。2．根据权利要求1所述的半导体集成电路装置，其特征在于上述驱动装置包括响应测试方式指示信号将上述电压发生工作激活的装置。3．根据权利要求1所述的半导体集成电路装置，其特征在于上述驱动装置备有发生与从上述至少一个基准电压发生装置供给的基准电压对应的上述电压用的驱动电路；以及与上述驱动电路连接、间歇地将上述驱动电路激活用的装置。4．根据权利要求1所述的半导体集成电路装置，其特征在于上述驱动装置包括呈电压跟随器型结构的差分放大电路。5．根据权利要求1所述的半导体集成电路装置，其特征在于上述至少一个基准电压发生装置包括多个分另设置的基准电压发生电路，另外还备有设置在上述多个基准电压发生电路的各个输出端和上述驱动装置的输入端之间、根据选择信号将对应的基准电压发生电路的输出端导电性地连接在上述驱动装置的输入端上的装置。6．根据权利要求1所述的半导体集成电路装置，其特征在于上述驱动装置包括将其输出电压作为与上述基准电压对应的电压发生、并传递给上述内部电压发生装置的发生装置，以及响应于测试方式指示信号，使上述发生装置的电流驱动力增大的装置。7．根据权利要求1所述的半导体集成电路装置，其特征在于还备有设置在上述焊区和上述至少一个基准电压发生装置的输出端之间，在测试方式时呈导通状态、且在正常方式时呈非导通状态的连接装置。8．根据权利要求5所述的半导体集成电路装置，其特征在于还备有设置在上述多个基准电压发生装置的各个输出端和上述焊区之间、响应第二选择信号将上述焊区与由上述第二选择信号选择的对应的基准电压发生装置的输出端导电性地...

【专利技术属性】
技术研发人员：山崎恭治，伊藤孝，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]