具有检测电路的电路装置制造方法及图纸

本发明专利技术涉及一个电路装置，其具有预定数目的在半导体衬底（２６）上按规则并排形成的组线路（ＷＬ０、…、ＷＬｍ，ＢＬ０、…ＢＬｍ），在该电路装置上，连接多个在半导体衬底（２６）上并且基本上互相同样形成的电子基本电路（７），同时，预先规定一个检测电路，其用于检查基本电路（７）和／或组线路（ＷＬ０、…、ＷＬｍ，ＢＬ０、…、ＢＬｍ）的电子作用能力，检测电路同样在电路装置的半导体衬底（２６）上集成地形成并且具有分配给组线路（ＷＬ０、…、ＷＬｍ，ＢＬ０、…、ＢＬｍ）的开关装置（３０），借助于该开关装置，可以把第一检查信号供给至少一个预定的组线路（ＷＬｎ，ＢＬｎ），可以把第二、与第一检查信号相比具有一不同检查电平的检查信号供给另一个、与预定的组线路（ＷＬｎ，ＢＬｎ）相比直接相邻装置的组线路（ＷＬｎ′，ＷＬｎ′，ｎ′＝ｎ－１，ｎ′＝ｎ＋１），并且预先规定一个分配给组线路（ＷＬ０、…、ＷＬｍ，ＢＬ０、…、ＢＬｍ）的探测装置（３１），其获得一个由组线路（ＷＬｎ，ＢＬｎ或者ＷＬｎ′，ＢＬｎ′）得出的输出信号，其中把第一或者第二检查信号供给组线路。（*该技术在2017年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一个电路装置，其具有预定数目的在半导体衬底上按规则并排形成的组线路，在该电路装置上，连接多个在半导体衬底上并且基本上互相同样形成的电子基本电路，对此，预先规定一个检测电路，其用于检查基本电路和/或组线路的电子作用能力。根据高度集成的半导体电路的生产，检查其动态和静态的作用能力是必须的，对于生产者来说这意味着实施大部分昂贵的检测步骤。根据大量的所有可能的逻辑状态，在各种情况下的综合电路上，电路的全面检查只能消耗大量的时间。由于特别是在高度集成的半导体储存器上的检测费用是生产成本的主要部分，因此希望检测方法和检测电路在短时间内保证一个尽可能高的错误覆盖。从生产过程中尽可能早的挑选出错误电路使生产设备减轻负担，并且有助于时间和费用的节省。目前，下面使用的是特别对于电子可删除并且可编程的半导体储存装置(EEPROM)的典型的检测顺序。在真正的检测顺序开始前，删除全部的储存单元，接着根据确定的逻辑值或者对全部储存单元或者对按照预先确定的标准选择的储存单元进行编程。然后，在一般情况下通过较高温度和/或通过升高的漏级电压进行所谓重要处理。在接下来的检测过程中，例如通过确定储存单本文档来自技高网...

【技术保护点】
具有预定数目的组线路（ＷＬＯ，…、ＷＬｍ，ＢＬＯ、…、ＢＬｍ）的电路装置，该组线路在半导体衬底（２６）上按规则并排形成，在该电路装置上连接多个在半导体衬底（２６）上并且基本上互相同样形成的电子基本电路（７），同时预先规定检测电路，其用于检查基本电路（７）和／或组线路（ＷＬＯ、…、ＷＬｍ，ＢＬＯ、…、ＢＬｍ）的电子作用能力，其特征在于，检测电路同样在电路装置的半导体衬底（２６）上集成地形成并且具有分配给组线路（ＷＬＯ、…、ＷＬｍ，ＢＬＯ、…、ＢＬｍ）的开关装置（３０），借助于该开关装置，可以把第一检查信号供给至少一个预定的组线路（ＷＬｎ，ＢＬｎ），可以把第二、与第一检查信号相比具有一不同检查电平...

【技术特征摘要】
DE 1996-3-28 19612441.71．具有预定数目的组线路(WL0,…、WLm,BL0、…、BLm)的电路装置，该组线路在半导体衬底(26)上按规则并排形成，在该电路装置上连接多个在半导体衬底(26)上并且基本上互相同样形成的电子基本电路(7)，同时预先规定检测电路，其用于检查基本电路(7)和/或组线路(WL0、…、WLm,BL0、…、BLm)的电子作用能力，其特征在于，检测电路同样在电路装置的半导体衬底(26)上集成地形成并且具有分配给组线路(WL0、…、WLm,BL0、…、BLm)的开关装置(30)，借助于该开关装置，可以把第一检查信号供给至少一个预定的组线路(WLn,BLn)，可以把第二、与第一检查信号相比具有一不同检查电平的检查信号供给另一个、与预定的组线路(WLn,BLn)相比直接相邻装置的组线路(WLn′,WLn′,n′=n-1,n′=n+1)，并且预先规定一个分配给组线路(WL0、…、WLm,BL0、…、BLm)的探测装置(31)，其获得一个由组线路(WLn,BLn或者WLn′,BLn′)得出的输出信号，其中把第一或者第二检查信号供给组线路。2．按照要求1的电路装置，其特征在于，借助与分配给组线路(WL0、…、WLm,BL0、…、BLm)的开关装置(30)，可以把第一检查信号供给全部的偶数组线路(WL0、WL2、…,BL0、BL2、…)并且可以把第二检查信号供给全部的奇数组线路(WL1、WL3、…,BL1、BL3、…)，分配给组线路(WL0、…、WLm,BL0、…、BLm)的探测装置(31)总是获得由偶数或者奇数组线路(WL0、WL2、…,BL0、BL2、…，或者WL1、…、WL3、…,BL1、BL3、…)得出的输出信号，其中把第一或者第二检查信号供给偶数或者奇数组线路。3．按照要求1或2的电路装置，其特征在于，预先规定垂直于组线路(WL0、…、WLm,BL0、…、BLm)的预定数目的相邻存在于半导体衬底(26)上形成的公共线路(BL0、…、BLq，或者WL0、…、WLq)，同时在组线路和公共线路的每个交叉点上预先规定一个与各交叉点的组线路和公共线路电连接的基本电路(7)。4．按照要求1至3的电路装置，其特征在于，预先规定相当于组线路(WL0、…、WLm,BL0、…、BLm)的数目的开关(9、10、18)数，该开关借助于接通的选出信号在组线路(WL0、…、WLm,BL0、…、BLm)上或者控制第一检查信号或者控制第二检查信号。5．按照要求1至4的电路装置，其特征在于，分配给偶数组线路(WL0、WL2、…,BL0、BL2、…)的开关(9)的控制输入端共同连接在第一选出线路(11)，分配给奇数组线路(WL1、WL3、…,BL1、BL3、…)的开关(10)的控制输入端共同连接在第二选出线路(12)。6．按照要求1的电路装置，其特征在于，开关装置(30)把第一检查信号供给一个唯一的预定组线路(WLn)，并且把第二检查信号供给所有其它的组线路(WLn′,n′≠n)(图3)。7．按照要求1和2的电路装置，其特征在于，开关装置(30)具有分配给每个组线路(WL0、…、WLm,BL0、…、BLm)的、由二个选出线路(11、12)交替控制的并且与所分配的组线路(WL0、WL2、...

【专利技术属性】
技术研发人员：T泽特尔，D萨默，G格奥尔格阿科什，
申请(专利权)人：西门子公司，
类型：发明
国别省市：DE[德国]