基于DSP与FPGA的控制电路装置制造方法及图纸

本实用新型专利技术提供了一种基于DSP与FPGA的控制电路装置。该控制电路装置包括DSP单元、FPGA单元和电阻单元，FPGA单元包括第一FPGA模块，电阻单元包括第一电阻和第二电阻。本实用新型专利技术的控制电路装置，不需要在每次系统上电后对FPGA进行重新配置，能够克服现有技术的不足。

Control circuit device based on DSP and FPGA

The utility model provides a control circuit device based on DSP and FPGA. The control circuit device comprises an DSP unit, an FPGA unit and a resistor unit, wherein the FPGA unit comprises a first FPGA module, wherein the resistor unit comprises a first resistor and a second resistor. The control circuit device of the utility model does not need to reconfigure the FPGA after each system is powered on, and can overcome the shortcomings of the prior art.

【技术实现步骤摘要】
基于DSP与FPGA的控制电路装置
本技术涉及电路技术，尤其涉及一种基于DSP与FPGA的控制电路装置。
技术介绍
目前在电力电子等自动化设备中，以DSP+FPGA相结合的控制系统逐渐成为市场主流。基于RAM的FPGA价格较便宜，但由于SRAM掉电后数据消失的问题，每次系统上电后，均需对FPGA进行重新配置。
技术实现思路
在下文中给出了关于本技术的简要概述，以便提供关于本技术的某些方面的基本理解。应当理解，这个概述并不是关于本技术的穷举性概述。它并不是意图确定本技术的关键或重要部分，也不是意图限定本技术的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。鉴于此，本技术提供了一种基于DSP与FPGA的控制电路装置，以至少解决目前基于RAM的FPGA由于SRAM掉电后数据消失的原因而需要在每次系统上电后对FPGA进行重新配置的问题。根据本技术的一个方面，提供了一种基于DSP与FPGA的控制电路装置，控制电路装置包括DSP单元、FPGA单元和电阻单元，FPGA单元包括第一FPGA模块，电阻单元包括第一电阻和第二电阻；其中，DSP单元的第零I/O口连接第一FPGA模块的DATA0管脚，DSP单元的第一I/O口连接第一FPGA模块的nSTATUS管脚，DSP单元的第二I/O口连接第一FPGA模块的nCONFIG管脚，DSP单元的第三I/O口连接第一FPGA模块的CONF_DONE管脚，DSP单元的第四I/O口连接第一FPGA模块的DCLK管脚；第一电阻的一端和第二电阻的一端连接预定正电压，第一电阻的另一端连接DSP单元的第一I/O口，第二电阻的另一端连接DSP单元的第三I/O口；第一FPGA模块的MSEL0管脚、MSEL1管脚与nCE管脚接地。进一步地，第一FPGA模块的nCE0管脚空置。进一步地，FPGA单元还包括第二FPGA模块；DSP单元的第零I/O口连接第二FPGA模块的DATA0管脚，DSP单元的第一I/O口连接第二FPGA模块的nSTATUS管脚，DSP单元的第二I/O口连接第二FPGA模块的nCONFIG管脚，DSP单元的第三I/O口连接第二FPGA模块的CONF_DONE管脚，DSP单元的第四I/O口连接第二FPGA模块的DCLK管脚；第一FPGA模块的nCE0管脚连接第二FPGA模块的nCE管脚，第二FPGA模块的MSEL0管脚与MSEL1管脚接地。进一步地，DSP单元采用TMS320F28335芯片。本技术的基于DSP与FPGA的控制电路装置属于电路级底层功能模块，该控制电路装置为利用DSP子系统中空闲的FLASH空间存放FPGA的配置数据的目标提供了硬件层面的实施途径，由此在使用本技术的控制电路装置情况下不需要每次系统上电后对FPGA进行重新配置。经过实验验证，通过DSP(如TMS320F28335)模拟专用EPROM对FPGA进行配置，能够降低硬件成本并实现FPGA的在线升级。通过以下结合附图对本技术的最佳实施例的详细说明，本技术的这些以及其他优点将更加明显。附图说明本技术可以通过参考下文中结合附图所给出的描述而得到更好的理解，其中在所有附图中使用了相同或相似的附图标记来表示相同或者相似的部件。所述附图连同下面的详细说明一起包含在本说明书中并且形成本说明书的一部分，而且用来进一步举例说明本技术的优选实施例和解释本技术的原理和优点。在附图中：图1是示意性地示出本技术的基于DSP与FPGA的控制电路装置的一个示例的结构示意图；图2示出了本技术的基于DSP与FPGA的控制电路装置的一个示例的结构示意图；图3示出了本技术的基于DSP与FPGA的控制电路装置的另一个示例的结构示意图。本领域技术人员应当理解，附图中的元件仅仅是为了简单和清楚起见而示出的，而且不一定是按比例绘制的。例如，附图中某些元件的尺寸可能相对于其他元件放大了，以便有助于提高对本技术实施例的理解。具体实施方式在下文中将结合附图对本技术的示范性实施例进行描述。为了清楚和简明起见，在说明书中并未描述实际实施方式的所有特征。然而，应该了解，在开发任何这种实际实施例的过程中必须做出很多特定于实施方式的决定，以便实现开发人员的具体目标，例如，符合与系统及业务相关的那些限制条件，并且这些限制条件可能会随着实施方式的不同而有所改变。此外，还应该了解，虽然开发工作有可能是非常复杂和费时的，但对得益于本公开内容的本领域技术人员来说，这种开发工作仅仅是例行的任务。在此，还需要说明的一点是，为了避免因不必要的细节而模糊了本技术，在附图中仅仅示出了与根据本技术的方案密切相关的装置结构和/或处理步骤，而省略了与本技术关系不大的其他细节。本技术的实施例提供了一种基于DSP与FPGA的控制电路装置，控制电路装置包括DSP单元、FPGA单元和电阻单元，FPGA单元包括第一FPGA模块，电阻单元包括第一电阻和第二电阻；其中，DSP单元的第零I/O口连接第一FPGA模块的DATA0管脚，DSP单元的第一I/O口连接第一FPGA模块的nSTATUS管脚，DSP单元的第二I/O口连接第一FPGA模块的nCONFIG管脚，DSP单元的第三I/O口连接第一FPGA模块的CONF_DONE管脚，DSP单元的第四I/O口连接第一FPGA模块的DCLK管脚；第一电阻的一端和第二电阻的一端连接预定正电压，第一电阻的另一端连接DSP单元的第一I/O口，第二电阻的另一端连接DSP单元的第三I/O口；第一FPGA模块的MSEL0管脚、MSEL1管脚与nCE管脚接地。图1示出了本技术的基于DSP与FPGA的控制电路装置的电原理图，图2示出了其一个示例的结构示意图。如图1所示，在该示例中，基于DSP与FPGA的控制电路装置100包括DSP单元110、FPGA单元120和电阻单元。DSP单元110例如采用TMS320F28335芯片实现。下文中，主要以TMS320F28335芯片作为示例进行描述，但应当注意，DSP单元并不限于TMS320F28335芯片，也可以采用能够本技术方案的其他类型DSP芯片。其中，FPGA单元120包括第一FPGA模块120-1，电阻单元包括第一电阻R1和第二电阻R2。DSP单元110的第零I/O口GPIO0连接第一FPGA模块120-1的DATA0管脚，DSP单元110的第一I/O口GPIO1连接第一FPGA模块120-1的nSTATUS管脚，DSP单元110的第二I/O口GPIO2连接第一FPGA模块120-1的nCONFIG管脚，DSP单元110的第三I/O口GPIO3连接第一FPGA模块120-1的CONF_DONE管脚，DSP单元110的第四I/O口GPIO4连接第一FPGA模块120-1的DCLK管脚。由此，DSP单元110利用5个I/O脚(即第零I/O口GPIO0、第一I/O口GPIO1、第二I/O口GPIO2、第三I/O口GPIO3和第四I/O口GPIO4)与FPGA相连，就实现了无源串行(PS)方式的硬件连接，具体信号见表1(信号方向从侧看)。表1此外，如图1和图2所示，第一电阻R1的一端和第二电阻R2本文档来自技高网...

【技术保护点】
基于DSP与FPGA的控制电路装置，其特征在于，所述控制电路装置包括DSP单元、FPGA单元和电阻单元，所述FPGA单元包括第一FPGA模块，所述电阻单元包括第一电阻和第二电阻；其中，所述DSP单元的第零I/O口连接所述第一FPGA模块的DATA0管脚，所述DSP单元的第一I/O口连接所述第一FPGA模块的nSTATUS管脚，所述DSP单元的第二I/O口连接所述第一FPGA模块的nCONFIG管脚，所述DSP单元的第三I/O口连接所述第一FPGA模块的CONF_DONE管脚，所述DSP单元的第四I/O口连接所述第一FPGA模块的DCLK管脚；所述第一电阻的一端和所述第二电阻的一端连接预定正电压，所述第一电阻的另一端连接所述DSP单元的第一I/O口，所述第二电阻的另一端连接所述DSP单元的第三I/O口；所述第一FPGA模块的MSEL0管脚、MSEL1管脚与nCE管脚接地。

【技术特征摘要】
1.基于DSP与FPGA的控制电路装置，其特征在于，所述控制电路装置包括DSP单元、FPGA单元和电阻单元，所述FPGA单元包括第一FPGA模块，所述电阻单元包括第一电阻和第二电阻；其中，所述DSP单元的第零I/O口连接所述第一FPGA模块的DATA0管脚，所述DSP单元的第一I/O口连接所述第一FPGA模块的nSTATUS管脚，所述DSP单元的第二I/O口连接所述第一FPGA模块的nCONFIG管脚，所述DSP单元的第三I/O口连接所述第一FPGA模块的CONF_DONE管脚，所述DSP单元的第四I/O口连接所述第一FPGA模块的DCLK管脚；所述第一电阻的一端和所述第二电阻的一端连接预定正电压，所述第一电阻的另一端连接所述DSP单元的第一I/O口，所述第二电阻的另一端连接所述DSP单元的第三I/O口；所述第一FPGA模块的MSEL0管脚、MSEL1管脚与nCE管脚接地。2.根据权利要求1所述的基于DSP与FPGA的控制电路装置，其特征在于，所述第一FPGA模块的nC...

【专利技术属性】
技术研发人员：马骏杰，孔维文，赵岩，蒋健，于浩，
申请(专利权)人：哈尔滨理工大学，
类型：新型
国别省市：黑龙江,23