【技术实现步骤摘要】
相关专利申请案本申请案与颁给Li等人，专利技术名称为「自动装配式低插入力连接器总成(Self-Assembled Low Insertion Force Connector Assembly)」的美国第5,928,005号专利案，以及与本案同时提出和共同待审的第＿＿＿＿号[HCD-201]与第＿＿＿＿号[HCD-102]美国专利申请案有关，所有该等案件均以参照方式并入本案。专利技术范畴本专利技术是有关各种电脑应用的高密度记忆体模组，尤指内建阻抗受控式传输线汇流排，和选择性内建驱动器线路端接器的高密度记忆体模组。记忆体系统的作业速率，多半是由记忆体控制器与记忆体装置或汇流排之间的电气互连来决定。当资料速率增加时，相较於讯号的转移时间，因互连而发生的讯号传播时间就不再是可以忽视。汇流排速率高时，那些互连即有当成传输线网路的作用。该等传输线网路的回应特性则界定出记忆体汇流排的最高可用速率。在这一代的记忆体封装技术中，单一记忆卡或模组上实际可用的记忆体数量由下列二个因素控制记忆体装置(晶片)本身的容量以及实际可对模组作成的电连接数。可以是菊链式的记忆卡或模组数，全视线路驱动...
【技术保护点】
一种自行端接式高频记忆体模组，其包括： ａ）一基板； ｂ）若干沿著该基板至少一边缘而设的电接点，以供连接到一个外部记忆体汇流排； ｃ）可经运作而连接到所述之若干电接点的电连接装置，以供形成外部记忆体汇流排的一延伸部； ｄ）若干黏著在基板上并可选择性连接到记忆体汇流排延伸部的记忆体装置；和 ｅ）可经运作而连接到记忆体汇流排延伸部的汇流排端接装置。
【技术特征摘要】
US 1999-12-14 09/461,0691.一种自行端接式高频记忆体模组，其包括a)一基板；b)若干沿著该基板至少一边缘而设的电接点，以供连接到一个外部记忆体汇流排；c)可经运作而连接到所述之若干电接点的电连接装置，以供形成外部记忆体汇流排的一延伸部；d)若干黏著在基板上并可选择性连接到记忆体汇流排延伸部的记忆体装置；和e)可经运作而连接到记忆体汇流排延伸部的汇流排端接装置。2.如申请专利范围第1项所述的自行端接式高频记忆体模组，其中该外部记忆体汇流排包括一特性阻抗，而汇流排端接器则展现出一种实质与该特性阻抗匹配的阻抗。3.如申请专利范围第2项所述的自行端接式高频记忆体模组，其中该汇流排端接装置包括设在基板上并被电连接到记忆体汇流排延伸部线路的电阻器、电容器和电感器构成的群组中的至少一个。4.如申请专利范围第1项所述的自行端接式高频记忆体模组，其中该外部记忆体汇流排包括一个可供容置若干电接点的插座。5.如申请专利范围第1项所述的自行端接式高频记忆体模组，其中该插座包括可供夹紧所述的若干电接点的弹簧接点，以致使基板保持在插座中，和在外部记忆体汇流排与电接点之间建立电连接。6.如申请专利范围第1项所述的自行端接式高频记忆体模组，其中该外部记忆体汇流排包括至少二个外部记忆体汇流排，该外部记忆体汇流排的延伸部包括该等至少二个记忆体汇流排的至少二个延伸部，而所述之若干记忆体装置则包括至少二组记忆体装置，各组是被独立连接到该等至少二个记忆体汇流排延伸部的其中一个。7.一种自行端接式高频记忆体模组，其包括a)一基板；b)若干沿著该基板至少一边缘而设的导电针脚；c)可经运作而连接到所述之若干导电针脚的电连接装置，以供形成具有一预定汇流排宽度的外部记忆体汇流排的一延伸部；d)若干黏著在基板上并可选择性地连接到记忆体汇流排延伸部的记忆体装置；和e)可经运作而连接到记忆体汇流排延伸部的汇流排端接装置。8.如申请专利范围第8项所述的自行端接式高频记忆体模组，其中该外部记忆体汇流排包括一特性阻抗，而汇流排端接器则展现出一种实质与该特性阻抗匹配的阻抗。9.如申请专利范围第8项所述的自行端接式高频记忆体模组，其中该汇流排端接装置包括属于下列群组的电气组件设在基板上并被电连接到包括记忆体汇流排延伸部的各个线路的电阻器、电容器和电感器。10.如申请专利范围第9项所述的自行端接式高频记忆体模组，其中该电阻器包括分立的电阻器。11.如申请专利范围第9项所述的自行端接式高频记忆体模组，其中包括一电阻器封装(resistor pack)。12.如申请专利范围第9项所述的自行端接式高频记忆体模组，其中...
【专利技术属性】
技术研发人员：迪克D布朗，许维民，汤姆斯L斯莱，
申请(专利权)人：美国高度连接密度公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。