复合存储电路及具有该电路的半导体器件制造技术

本发明专利技术的目的是提供一种能够高速执行写入操作和读出操作的复合存储电路，由此来提供一种能够实现瞬时接通和瞬时关机功能的半导体装置。复合存储电路是由并联连接的易失性存储电路和非易失性存储电路构成的，并且在非易失性存储电路中存储的信息和易失性存储电路中存储的信息相同。另外，随着对易失性存储电路的供电下降，易失性存储电路中的存储信息被写入非易失性存储电路。在电源故障或供电下降之后恢复供电时再从非易失性存储电路将存储信息送回易失性存储电路。还有一种由所述复合存储电路组成的半导体装置。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种由并联连接的易失性存储电路和非易失性存储电路组成的复合存储电路，还涉及一种具有这种复合存储电路的半导体装置。
技术介绍
在高通用性的电子计算机例如是个人计算机中，如果要启动电子计算机执行任务，在接通主电源之后开始初步启动工作，电子计算机执行一个预定的启动程序并将启动所需的文件读入电子计算机的主存储器进入使用状态。具体地说，在存储在辅助存储器例如是硬盘中的大量文件当中，用作启动的所需文件被读入用作电子计算机主存储器的一个主存储器中，并被进一步读入一个系统LSI芯片的高速缓冲存储器中，以便能够接受所需的输入并且完成初步启动工作。由于初步启动工作会受电子计算机处理速度的影响，一般需要数十秒到几分钟。在完成工作之后执行电子计算机的关机操作时，电子计算机不会立即关闭主电源，而是启动一个操作暂停工作来停止可能正在运行的程序的工作，在程序停止之后，将程序使用的文件信息写入硬盘，并且在确认电子计算机的状态允许关闭主电源之后允许主电源关闭。这一操作暂停工作也会受电子计算机处理速度的影响，至少需要数秒到数十秒。执行操作暂停工作是为了便于为下一次启动产生启动状态，并且为下一次执行启动规定仅仅需要最少程序的初步启动状态。另一方面要配置初步启动工作，按照前一操作暂停工作为下一次启动规定的初步启动状态信息执行启动程序来平滑地启动电子计算机。然而，由于存储在作为电子计算机中央处理单元的系统LSI芯片内的诸如寄存器，锁存器，触发器和计数器等各种存储电路中的信息不需要作为下一次启动的初步启动状态信息，操作暂停工作不用按文件将这一信息存入硬盘。另外，由于寄存器，锁存器，触发器和计数器等各个存储电路是易失性的，在停止为系统LSI芯片供电时会消失。不同于正常关机操作，如果电源发生故障或电子计算机的插头从插孔中被错误拔出并且在电子计算机工作期间停止供电，则构成电子计算机的各个器件就会立即停止，造成系统停机。目前还没有能够将发生系统停机时该存储的信息存储在电子计算机特别是系统LSI芯片内的诸如寄存器，锁存器，触发器和计数器等易失性存储电路中的装置。因此，如果发生系统停机，电子计算机在系统停机之前的工作状态信息就会消失。为了防止因系统停机丢失工作状态信息，电子计算机自动并周期性形成工作中使用文件的备份文件，并且将备份文件存储在硬盘中。在发生系统停机并在电子计算机重新启动之后读出最后的备份文件，这样就能使状态恢复到系统停机时的状态。在发生系统停机时，电子计算机不执行操作暂停工作就被停机。因此就无法规定下一次启动的初步启动状态，这样会妨碍顺利执行下一次启动。另外，在这种情况下，若是采用正确的备份文件，例如是前一次启动的初步启动状态信息，就能顺利执行重新启动。然而，上述普通电子计算机不能实现在主电源接通之后立即复制先前使用状态的瞬时接通功能，以及在关机操作之后立即关闭主电源的瞬时关闭功能。由此产生的问题是需要很长时间来执行启动和关机操作。同样，在电源因电力故障等关闭时，存储在系统LSI芯片内的诸如寄存器，锁存器，触发器和计数器等存储电路中的信息不能保持。这样带来的问题是在随系统关机重新启动之后不可能使电子计算机恢复到关闭之前的状态。采用即使在停止供电之后仍然能维持存储信息的非易失性存储电路能够解决上述问题，例如是系统LSI中的寄存器，锁存器，触发器和计数器等存储电路。然而，如果寄存器，锁存器，触发器和计数器由非易失性存储电路构成的，作为实际问题，向存储电路写入信息和从存储电路读出信息的操作比采用易失性存储电路要慢，并且功耗比易失性存储电路要大。因此，如果系统LSI芯片是由非易失性存储电路构成的，就会产生难以改善系统LSI芯片性能的问题。
技术实现思路
为了解决上述问题，按照本专利技术权利要求1所述的一种复合存储电路，该存储电路是由并联连接的易失性存储电路和非易失性存储电路构成的，并且在非易失性存储电路中存储的信息和易失性存储电路中存储的信息相同。具体地说，易失性存储电路用于正常信息读出和写入，如果易失性存储电路中的存储信息在供电停止状态下可能消失，就在非易失性存储电路中存储和易失性存储电路中的存储信息相同的信息。这样，即使在停止供电时也能持续保持存储信息，同时维持高速的信息读出和写入操作。按照本专利技术权利要求2中所述的配置，随着对易失性存储电路的电源下降，易失性存储电路中的存储信息被写入非易失性存储电路。具体地说，随着对易失性存储电路的电源下降，如果易失性存储电路中的存储信息可能消失，就将易失性存储电路中的存储信息写入非易失性存储电路，以免存储信息消失。按照本专利技术权利要求3中所述的配置，随着对易失性存储电路的电源下降，易失性存储电路中存储信息的改变被禁止。具体地说，随着对易失性存储电路的电源下降，易失性存储电路会泄漏电荷，而易失性存储电路中的存储信息就会改变。采用这种配置来禁止改变易失性存储电路中的存储信息，只能在易失性存储电路中存储正确的信息。按照本专利技术权利要求4中所述，在至少一个易失性存储电路和非易失性存储电路中具有功率储备装置。具体地说，所提供的功率储备装置是在易失性存储电路或非易失性存储电路的电源下降并且难以保持存储电路中的存储信息时由功率储备装置供电。这样就能防止存储信息在易失性存储电路中的存储信息被写入非易失性存储电路之前消失，并且有可能避免非易失性存储电路中的存储信息的写入操作因非易失性存储电路的电源下降而受阻。按照本专利技术权利要求5中所述的配置，在电源故障或电源下降后恢复供电时将非易失性存储电路中的存储信息送回易失性存储电路。具体地说，非易失性存储电路中的存储信息被送回存储信息因电源故障或电源下降而消失的易失性存储电路。在使用这一存储信息时，可以从具有高读出速度的易失性存储电路中读出。按照本专利技术权利要求6中所述的配置，在非易失性存储电路中的存储信息被送回易失性存储电路之后，对非易失性存储电路的电源进行抑制。具体地说，在非易失性存储电路中的存储信息被送回易失性存储电路之后，非易失性存储电路不需要工作。由于非易失性存储电路的电源受到抑制，功耗会受到抑制，能够实现低功耗。按照本专利技术权利要求7中所述，本专利技术的一种半导体装置的特征在于半导体装置具有上述复合存储电路结构，便于配置能够瞬时接通和瞬时关闭的电子或电器装置。附图说明图1的电路图表示按照本专利技术的一例复合存储电路；图2的时序图表示图1中所示电路的工作方式；图3的时序图表示图1中所示电路的工作方式。具体实施例方式按照本专利技术的复合存储电路是由并联连接的易失性存储电路和非易失性存储电路构成的，并且在非易失性存储电路中存储的信息与易失性存储电路中的存储信息相同。也就是说，尽管存储信息会随着供电停止而消失，但易失性存储电路能够高速执行信息的写入操作和读出操作，反之，尽管信息的写入操作和读出操作比易失性存储电路要慢，但非易失性存储电路即使在供电停止时也能保持存储的信息，二者被并联连接，并且存储相同的信息。这样，一组易失性存储电路和非易失性存储电路所构成的存储电路能够高速执行信息的写入操作和读出操作，并且即使供电停止时也能保持存储的信息。如果将上述存储电路制作在一个半导体基板上构成一个半导体装置，半导体装置即使在供电停止时也能存储操作状态，另外，如果此后恢复供电，就能立即恢复供电停止时本文档来自技高网...

【技术保护点】
一种复合存储电路，其特征在于存储电路的配置是易失性存储电路和非易失性存储电路并联连接，并且在所述非易失性存储电路中存储的信息和所述易失性存储电路中存储的信息相同。

【技术特征摘要】
JP 2002-2-8 33166/20021.一种复合存储电路，其特征在于存储电路的配置是易失性存储电路和非易失性存储电路并联连接，并且在所述非易失性存储电路中存储的信息和所述易失性存储电路中存储的信息相同。2.按照权利要求1的复合存储电路，其特征在于该配置随着对所述易失性存储电路的供电下降将所述易失性存储电路中的存储信息写入所述非易失性存储电路。3.按照权利要求1的复合存储电路，其特征在于该配置随着对所述易失性存储电路的电源下降禁止改变所述易失性存储电...

【专利技术属性】
技术研发人员：森山胜利，森宽伸，塚崎久畅，
申请(专利权)人：索尼株式会社，
类型：发明
国别省市：JP[日本]