一种存储电路制造技术

本发明专利技术涉及一种存储电路，包括不交叠时钟模块和信息存储模块，其中：所述不交叠时钟模块，用于为所述信息存储模块提供两路不交叠时钟信号，所述不交叠时钟信号是指不同时为高电平的时钟信号；所述信息存储模块，用于在所述两路不交叠时钟信号的控制下，保存短时间数字信息。本发明专利技术存储电路可以满足无源射频识别标签对低功耗的要求，并且能够在电流较小的情况下很好地控制信息更改时间。

【技术实现步骤摘要】

本专利技术涉及非接触标签芯片技术，尤其涉及一种应用于无源射频识别标签中的存 储电路。
技术介绍
在射频识别系统中，当在同一个区域里需要布置多台阅读器的时候，不同阅读器 切换的一小段时间里，该区域中出现短暂的无射频场状态。同时不同的阅读器需要在这个 区域中的无源射频识别标签保存在无射频场之前的被清点状态，从而避免重复操作。这样 就需要射频识别标签芯片具有短时间保存信息的功能。通常在存储电路中，用电容中的电荷来存储信息，通过开关控制连续电流源来实 现信息的更改。图1是现有技术中的存储电路示意图。图1中，“充电控制”和“放电控制” 分别控制存储电容的充放电，由数字逻辑控制。电流源Il和12为充放电电流源，主要用于 控制电流的大小。因为无源射频识别标签需要低功耗，所以需要电路中的电流非常小(nA 量级)，在这种情况下很难控制好电流源的电流的大小，在不同的芯片中由于制造工艺的波 动，使电流源输出电流的大小有较大的偏差，从而使充放电时间有较大的偏差，因此现有技 术中的存储电路存在信息更改时间难以控制的问题。另外，对于无源射频识别标签来说，低功耗也是一个关键的问题，各单元的功耗一 般要低于ι μ w，才能满足无源射频识别标签对低功耗的要求。
技术实现思路
本专利技术所要解决的技术问题是提供一种存储电路，能够满足无源射频识别标签对 低功耗的要求，并且能够在电流较小的情况下很好地控制信息更改时间。为解决上述技术问题，本专利技术提出了一种存储电路，包括不交叠时钟模块和信息 存储模块，其中所述不交叠时钟模块，用于为所述信息存储模块提供两路不交叠时钟信号，所述 不交叠时钟信号是指不同时为高电平的时钟信号；所述信息存储模块，用于在所述两路不交叠时钟信号的控制下，保存短时间数字 fn息ο进一步地，上述电路还可具有以下特点，所述信息存储模块由第一 CMOS开关SWl 和第二 CMOS开关SW2以及第一 CMOS电容Cl和第二 CMOS电容C2构成，第一 CMOS开关SWl 和第二 CMOS开关SW2相串联，第一 CMOS电容Cl连接在第一 CMOS开关SWl和第二 CMOS开 关SW2的接合点与地之间，第二 CMOS电容C2连接在第二 CMOS开关SW2的另一端与地之间， 第一 CMOS开关SWl和第二 CMOS开关SW2分别受所述不交叠时钟模块提供的两路不交叠时 钟信号控制。进一步地，上述电路还可具有以下特点，所述不交叠时钟模块由逻辑门构成。进一步地，上述电路还可具有以下特点，所述不交叠时钟模块由一个非门和两个或非门组成，其中，第一或非门的一个输入端与第二或非门的输出端相连，另一个输入端为 时钟信号输入端，第二或非门的一个输入端与第一或非门的输出端相连，另一个输入端和 非门的输出端相连，所述非门的输入端与时钟信号输入端相连，第一或非门的输出端为第 一时钟信号输出端，第二或非门的输出端为第二时钟信号输出端。进一步地，上述电路还可具有以下特点，进一步包括读取模块，用于检测所述信息存储模块中的信息并将该信息转换为逻辑信号输 出ο进一步地，上述电路还可具有以下特点，所述读取模块由一个N型CMOS管和一个 灵敏放大器串联组成。进一步地，上述电路还可具有以下特点，所述灵敏放大器由两个输入端和输出端 相互连接的受控反相器组成。本专利技术存储电路可以满足无源射频识别标签对低功耗的要求，并且能够在电流较 小的情况下很好地控制信息更改时间。附图说明图1是现有技术中的存储电路示意图；图2是本专利技术存储电路的结构图；图3是图2中信息存储模块的电路图；图4是图2中不交叠时钟模块产生的两路不交叠时钟信号示意图；图5是不交叠时钟模块的结构图；图6是读取模块的结构图。具体实施例方式图2是本专利技术存储电路的结构图。由图2可见，本专利技术的存储电路包括不交叠时 钟模块1和信息存储模块2，其中，不交叠时钟模块1用于为信息存储模块2提供两路不交 叠时钟信号，不交叠时钟信号是指不同时为高电平的时钟信号，信息存储模块2用于在上 述两路不交叠时钟信号的控制下，保存短时间数字信息。由图2可见，存储信号在不交叠时 钟信号的控制下，被存储到信息存储模块。图3是图2中信息存储模块的电路图。由图3可见，该信息存储模块由第一 CMOS 开关SWl和第二 CMOS开关SW2以及第一 CMOS电容Cl和第二 CMOS电容C2构成，SWl和SW2 相串联，Cl连接在SWl和SW2的接合点与地之间，C2连接在SW2的另一端与地之间，SWl和 SW2分别受不交叠时钟模块提供的两路不交叠时钟信号控制。在时钟信号的控制下，开关 Sffl、SW2交错打开和关闭，从而实现信号从“存储信号”端传到“信息信号”端。图4是图2中不交叠时钟模块产生的两路不交叠时钟信号示意图。由图4可见， 该两路不交叠时钟信号不同时为高电平。不交叠时钟模块可以由逻辑门构成。图5是不交叠时钟模块的结构图。由图5可 见，不交叠时钟模块可以由一个非门(又称反相器)和两个或非门组成，其中，第一或非门 的一个输入端与第二或非门的输出端相连，另一个输入端为时钟信号输入端，第二或非门 的一个输入端与第一或非门的输出端相连，另一个输入端和非门的输出端相连，非门的输入端与时钟信号输入端相连，第一或非门的输出端为第一时钟信号输出端，第二或非门的输出端为第二时钟信号输出端。这样，当时钟信号输入端输入CLK信号时，第一时钟信号输 出端输出第一时钟信号CLKl，第二时钟信号输出端输出第二时钟信号CLK2，CLKl和CLK2不 同时为高电平。再如图2所示，本专利技术存储电路还可以进一步包括读取模块3，用于检测信息存储 模块2中的信息并将该信息转换为逻辑信号输出。图6是读取模块的结构图。由图6可见，读取模块可以由一个N型CMOS管和一个 灵敏放大器串联组成，其中，灵敏放大器可以由两个输入端和输出端相互连接的受控反相 器组成，N型CMOS管的漏极与灵敏放大器的输入端相连，源极接地，存储信号从N型CMOS管 的栅极输入，读取模块的输出信号从灵敏放大器的输出端输出。本专利技术存储电路可以满足无源射频识别标签对低功耗的要求，并且能够在电流较 小的情况下很好地控制信息更改时间。以上所述仅为本专利技术的较佳实施例，并不用以限制本专利技术，凡在本专利技术的精神和 原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。权利要求一种存储电路，其特征在于，包括不交叠时钟模块和信息存储模块，其中所述不交叠时钟模块，用于为所述信息存储模块提供两路不交叠时钟信号，所述不交叠时钟信号是指不同时为高电平的时钟信号；所述信息存储模块，用于在所述两路不交叠时钟信号的控制下，保存短时间数字信息。2.根据权利要求1所述的存储电路，其特征在于，所述信息存储模块由第一CMOS开关 (SW1)和第二 CMOS开关(SW2)以及第一 CMOS电容(C1)和第二 CMOS电容(C2)构成，第一 CMOS开关(SW1)和第二 CMOS开关(SW2)相串联，第一 CMOS电容(C1)连接在第一 CMOS开 关(SW1)和第二 CMOS开关(SW2)的接合点与地之间，第二 CMOS电容(C2)连接在第二 CMOS 开关(SW2)的另一端与地之间，第一 CMOS开关(SW1)和第二 CMOS开关(SW2)分别受所述 不交叠本文档来自技高网...

【技术保护点】
一种存储电路，其特征在于，包括不交叠时钟模块和信息存储模块，其中：所述不交叠时钟模块，用于为所述信息存储模块提供两路不交叠时钟信号，所述不交叠时钟信号是指不同时为高电平的时钟信号；所述信息存储模块，用于在所述两路不交叠时钟信号的控制下，保存短时间数字信息。

【技术特征摘要】

【专利技术属性】
技术研发人员：孙迎彤，周盛华，
申请(专利权)人：国民技术股份有限公司，
类型：发明
国别省市：94[中国|深圳]