非易失性存储器制造技术

本发明专利技术的目的是提供一种能够实现高集成化的非易失性存储器。在本发明专利技术中设置：对应于行方向和列方向将多个存储单元配置为矩阵状的存储单元阵列；多个第一字线；多个第二字线；以及多个位线，其中，多个存储单元的每一个具有串联连接的第一存储晶体管和第二存储晶体管，并且，第一存储晶体管的栅电极连接到第一字线，并且，第二存储晶体管的栅电极连接到第二字线，并且，第一存储晶体管的源区或漏区中的一个连接到第一位线，并且，第二存储晶体管的源区或漏区中的另一个连接到第二位线，并且，第一位线和第二位线分别提供为在提供有存储单元的列的存储单元与相邻的列的存储单元之间通用。

【技术实现步骤摘要】

本专利技术涉及半导体非易失性存储器.本专利技术特别涉及能够电写入和电擦除的半导体非易失性存储器(EEPROM: Electrically Erasable and Programmable Read Only Memory),
技术介绍
近年来，以便携式计算机和手机等的便携式设备为代表的具有多 功能和高功能的小型半导体器件得到迅速发展.伴随此，半导体非易 失性存储器作为构成半导体器件的存储器而引人注目.虽然半导体非 易失性存储器在存储容量方面不如磁盘，但在集成密度、耐冲击性、 耗电、写入读出速度等方面具有优异的性能.最近，已开发了在半导 体非易失性存储器的问趙点即可改写次数和数据保持时间上具有充分 性能的半导体非易失性存储器，由此，有积极地采用半导体非易失性 存储器作为磁盘的代替品的趋势.半导体非易失性存储器大致可分成全功能EEPROM和快闪存储器的两种类型.全功能EEPROM是能够每一位地擦除的半导体非易失性 存储器，并可以每一位地进行写入、读出和擦除中的任何操作，全功 能EEPROM在集成率和成本上不如快闪存储器，但具有高功能.另一方面，快闪存储器是对整个存储器进行一次擦除或以块单位进行擦除 的半导体非易失性存储器，并通过牺牲每一位的擦除动作来实现高集成密度和低成本.在快闪存储器中，当改写一位数据时需要擦除整个数据.因此， 快闪的耗电量比全功能EEPROM高，而且，由于在不需要改写的存储 单元中也进行改写，所以可靠性降低.当然，快闪不能应用到需要一 位擦除动作的用途上.在此，通过举出全功能EEPROM作为常规的半导体非易失性存储 器，来说明其电路图、存储单元的截面图以及驱动方法.图12示出了常规的全功能EEPROM的电路图.图12所示的全功能 EEPROM由存储单元阵列405、 X地址译码器401、 Y地址译码器402以及其他的外闺电路403 、 404构成，而在所述存储单元阵列405中多个存 储单元(1, 1)至(m， n)被配置为长m个x宽n个的矩阵状.每个存储单元(以存储单元(i， j)为代表)(i是l以上m以下的 整数，j是l以上n以下的整数)包括n沟道型存储晶体管Trl和ii沟道型 选择晶体管Tr2，且该两个晶体管串联连接在一起.而且，存储晶体管 Trl的源电极和控制栅电极分别连接到源线Si和字线Wj，选择晶体管 Tr2的漏电极和栅电极分别连接到位线Bi和选择线Vj.此外，位线B1 至Bn连接到Y地址译码器402，字线Wl至Wm及选择线Vl至Vm连接到 X地址译码器401.源线Sl至Sn共同接收预定的电位Vs.当各个存储单元所具有的存储晶体管记录一位数据时，困12所示 的全功能EEPROM具有mxn位的存储容量.然而，在全功能EEPROM中存储一位数据的存储单元由存储晶体 管和选择晶体管的两个晶体管构成，因此有存储单元的面积大且集成 密度低的问题.而且，这妨碍了全功能EEPROM的小型化和低成本化.为了解决上述问題，已提出了通过提供两个存储晶体管而代替存 储一位数据的存储晶体管和选择晶体管，来提髙集成密度的结构等(例 如，专利文件l).此外，近年来，存储元件被应用在各种各样的领域 中，所以要求更小型、可便携的大容量非易失性存储器.专利文件l日本专利申请公开2002-43447号公拫
技术实现思路
本专利技术的目的是提供一种能够实现更高的集成化的非易失性存储器.本专利技术的非易失性存储器，包括对应于行方向和列方向将多个 存储单元配置为矩阵状的存储单元阵列；多个第一字线；多个第二字 线；以及多个位线，其中，多个存储单元的每一个具有串联连接的第 一存储晶体管和第二存储晶体管，并且，笫一存储晶体管的栅电极连接到第一字线，并且，笫二存储晶体管的栅电极连接到第二字线，并 且，第一存储晶体管的源区或漏区中的一个连接到笫一位线，并且， 笫二存储晶体管的源区或漏区中的另一个连接到第二位线，并且，第一位线和笫二位线分别提供为在提供有存储单元的列的存储单元与相 邻的列的存储单元之间通用.注意，位线提供为在提供有存储单元的列的存储单元与相邻的列的存储单元之间通用是指如下状态在 某列(笫j列)的存储单元和与此相邻的列(第(j+l)列)的存储单元 之间配置一个位线，并且该位线电连接到在第j列的存储单元中提供的 存储晶体管以及在笫(j+l)列中提供的存储晶体管这两种存储晶体管 上.另外，本专利技术的非易失性存储器，包括对应于行方向和列方向 将多个存储单元配置为矩阵状的存储单元阵列；多个笫一字线；多个 笫二字线；以及包括相邻设置的笫一位线和笫二位线的多个位线，其 中，多个存储单无的每一个具有串联连接的笫一存储晶体管和第二存 储晶体管，并且，第一存储晶体管的栅电极连接到笫一字线，并且， 第二存储晶体管的栅电极连接到第二字线，并且，第一存储晶体管的 源区或漏区中的一个连接到笫一位线，并且，笫二存储晶体管的源区 或漏区中的另一个连接到笫二位线，并且，第一位线连接到设在笫 列的存储单元中的第二存储晶体管的源区或漏区中的一个、以 及设在笫j列的存储单元中的第一存储晶体管的源区或漏区中的一个， 并且，笫二位线连接到设在第j列的存储单元中的笫二存储晶体管的源 区或漏区中的一个、以及设在笫(j+l)列的存储单元中的笫一存储晶 体管的源区或漏区中的一个.另外，本专利技术的非易失性存储器能够每一位地写入和每一位地擦 除.此外，本专利技术的非易失性存储器可以通过利用隧道电流来对存储 单元进行写入和擦除.注意，在本专利技术的非易失性存储器中，将连接到存储单元的列方 向的布线称作位线.本专利技术的非易失性存储器没有源线，并且在常规 的全功能EEPROM中连接到源线的晶体管的源区连接到相邻的位线.本专利技术的非易失性存储器通过由两个存储晶体管构成存储单元， 并且去除常规的源线，而且连接到相邻的位线而代替连接到常规的源 线，可以提供具有高集成密度、小型、低成本的全功能EEPROM.附图说明图l是表示本专利技术的非易失性存储器的一个例子的图； 图2是表示本专利技术的非易失性存储器的一个例子的困； 闺3A和3B是表示本专利技术的非易失性存储器的 一个例子的困；困4A和4B是表示本专利技术的非易失性存储器的动作的一个例子的困5A和SB是表示本专利技术的非易失性存储器的动作的一个例子的困6A和6B是表示本专利技术的非易失性存储器的动作的一个例子的闺7A至7D是表示本专利技术的非易失性存储器的制造方法的 一个例子的困8A至8D是表示本专利技术的非易失性存储器的制造方法的一个例子的困；闺9A至9D是表示本专利技术的非易失性存储器的制造方法的一个例子的困；困10A和10B是表示本专利技术的非易失性存储器的制造方法的一个例子的困；困li是表示本专利技术的非易失性存储器的一个例子的困；图12是表示现有的非易失性存储器的 一个例子的困；困13A和13B是表示本专利技术的半导体器件的一个例子的困；图14A至14C是表示本专利技术的半导体器件的使用形态的一个例子的困；图15A至15E是表示本专利技术的半导体器件的使用形态的一个例子的困.具体实施例方式下面，关于本专利技术的实施方式将参照附困给予说明.但是，本发 明不局限于以下说明，所属
的普通人员可以很容易地理解一 个亊实就是其方式和详细内容在不脱离本专利技术的宗旨及其范围下可以 被变换为各种各样的形式.因本文档来自技高网...

【技术保护点】
一种非易失性存储器，包括：　　　　沿行方向和列方向将多个存储单元配置为矩阵状的存储单元阵列；　　　　多个第一字线；　　　　多个第二字线；以及　　　　多个位线，　　　　其中，所述多个存储单元的每一个具有串联连接的第一存储晶体管和第二存储晶体管，　　　　并且，所述第一存储晶体管的栅电极连接到所述第一字线，　　　　并且，所述第二存储晶体管的栅电极连接到所述第二字线，　　　　并且，所述第一存储晶体管的源区和漏区中的一个连接到第一位线，　　　　并且，所述第二存储晶体管的源区和漏区中的一个连接到第二位线，　　　　并且，所述第一位线和所述第二位线提供为在相邻的列的存储单元之间通用。

【技术特征摘要】
JP 2006-7-14 2006-1946601.一种非易失性存储器，包括沿行方向和列方向将多个存储单元配置为矩阵状的存储单元阵列；多个第一字线；多个第二字线；以及多个位线，其中，所述多个存储单元的每一个具有串联连接的第一存储晶体管和第二存储晶体管，并且，所述第一存储晶体管的栅电极连接到所述第一字线，并且，所述第二存储晶体管的栅电极连接到所述第二字线，并且，所述第一存储晶体管的源区和漏区中的一个连接到第一位线，并且，所述第二存储晶体管的源区和漏区中的一个连接到第二位线，并且，所述第一位线和所述第二位线提供为在相邻的列的存储单元之间通用。2. 根据权利要求l所述的非易失性存储器，其中所述非易失性存 储器能够每一位地写入数据且每一位地擦除数据.3. 根据权利要求l所述的非易失性存储器，其中通过利用隧道电 流来对所述存储单元进行数据的写入和擦除.4. 根据权利要求l所述的非易失性存储器，其中所述第一存储晶 体管及所述第二存储晶体管为n沟道型晶体管.5. 根振权利要求l所述的非易失性存储器，其中所迷笫一存储晶 体管及所述笫二存储晶体管为p沟道型晶体管.6. —种包含根据权利要求l所述的非易失性存储器的半导体装 置，还包括天线.7. —种包含根据权利要求l所述的非易失性存储器的电子设备， 其中该电子设备选自包括摄像机、数字照相机、护目镜型显示器、头 戴显示器、导航系统、音频再现装置、汽车音响、音响组件、计算机、 游戏机、便携式信息终端、移动计算机、移动电话、便携式游戏机、 电子书、以及具有记录媒质的困像再现装置的组.8. —种非易失性存储器，包括将(mxn)个存储单元配置为m个行和n个列的矩阵状的存储单元 阵列，其中，m和n是等于或大于l的整数； m个第一字线； m个第二字线；以及相邻设置笫一位线和笫二位线的(n+l)个位线，其中，所述多个存储单元的每一个具有串联连接的笫一存储晶体 管和笫二存储晶体管，并且，所述笫一存储晶体管的栅电极连接到所述笫一字线， 并且，所述第二存储晶体管的栅电极连接到所述笫二字线， 并且，所述笫一位线连接到设在笫(j-l)列的存储单元中的每个 笫二存储晶体管的源区和漏区中的一个、以及设在笫j列的存储单元中 的每个第一存储晶体管的源区和漏区中的一个，其中，j是等于或大于l 且等于或小于n的整数.9. 根据权利要求8所述的非易失性存储器，其中所述非易失性存储器能够每一位地写入数据且每一位地擦除数据，10. 根据权利要求8所述的非易失性存储器，其中通过利用隧道电流来对所述存储单元...

【专利技术属性】
技术研发人员：加藤清，山崎舜平，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP[日本]