半导体装置以及半导体装置的控制方法制造方法及图纸

本发明专利技术的半导体装置包含：数个存储区块，含有包含连接于字线的存储单元的数个存储单元群与用来选择该数个存储单元群的选择栅；以及外加电压电路，在读取时施加逆接偏压于非选择的存储区块内的选择栅。由于于读取时施加逆接偏压于非选择的存储区块内的选择栅，故能够将选择栅完全地设为关断状态，而能够抑制读取时非选择区块中的漏电流。如此，可正确的读取动作并且能够缩小电路规模。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术是有关于一种。技术背景做为资料储存用途的闪存(flash memory),是经常使用NAND (反 及)型或AND (及)型等的闪存。作为NAND型闪存的一例，于专利 文献1以及专利文献2中揭示有一种具有作为电荷蓄层叠的浮栅极 (Floating Gate,简称FG)的NAND型闪存。第1图是显示习知FG型NAND闪存的阵列(array)构造的图。第1 图中的WL000至WL031表示配设于每1区块(block)单位的字线(word line)、 BLm表示位线(bitline)、 M表示存储单元(memory cell)。各位线 BLm是连接于页面缓冲器(pagebuffer)lO()至10m。在1区块的单位中， 于每一位线BLm是串联连接32个存储单元M而构成一个存储单元。 存储单元串M000至M031直至MmOO至Mm31各者的一端是经由分 别对应选择线SSGO的电位的选择源极栅SSGOO至SSG0m而分别连接 于阵列Vss线ARVSS，而各着的另一端是经由分别对应选择线SDGO 的电位的选择漏极栅SDGOO至SDG0m、漏极接点22o至22m而连接于 位线BL本文档来自技高网...

【技术保护点】
一种半导体装置，包含：数个存储区块，含有包含连接于字线的存储单元的数个存储单元群与用来选择该数个存储单元群的选择栅；以及外加电压电路，在读取时外加逆接偏压于非选择的存储区块内的选择栅。

【技术特征摘要】
【国外来华专利技术】1.一种半导体装置，包含数个存储区块，含有包含连接于字线的存储单元的数个存储单元群与用来选择该数个存储单元群的选择栅；以及外加电压电路，在读取时外加逆接偏压于非选择的存储区块内的选择栅。2. 如权利要求1所述的半导体装置，其中，所述选择栅为可存储 的选择栅。3. 如权利要求2所述的半导体装置，其中，所述选择栅为被编程 的选择栅。4. 一种半导体装置，包含数个存储区块，含有包含连接于字线的存储单元的数个存储单元 群与用来选择该数个存储单元群的选择栅； 所述选择栅为可存储的选择栅。5. 如权利要求1或4所述的半导体装置，其中，所述半导体装置 还包含连接于所述选择栅的选择线；所述选择线与相邻连接的字线之 间的间隔与所述数个字线的间隔相同。6. 如权利要求1或4所述的半导体装置，其中，所述半导体装置 还包含连接于所述选择栅的选择线；所述选择线的宽度与所述字线的 间隔相同。7. 如权利要求1或4所述的半导体装置，其中，所述存储单元为 浮动栅型的存储单元。8. 如权利要求1或4所述的半导体装置，其中，所述存储单元为 SONOS型的存储单元。9. 如权利要求1或4所述的半导体装置，其中，所述选择栅使用 与该存储单元同型的晶体管。10. 如权利要求1或4所述的半导体装置，其中，所述选择栅为浮 动栅型的选择栅。11. 如权利要求1或4所述的半导体装置，其中，所述选择...

【专利技术属性】
技术研发人员：矢野胜，村上洋树，
申请(专利权)人：斯班逊有限公司，斯班逊日本有限公司，
类型：发明
国别省市：US[美国]