一种有多个可独立操作存储空间的ＦＬＡＳＨ存储器芯片制造技术

本发明专利技术公开了一种有多个可独立操作存储空间的ＦＬＡＳＨ存储器芯片，由处理器、存储空间和数据线组成，其特征在于，所述芯片的存储空间划分为多个区域，并且与每个区域连接的数据线中的控制线是分别独立与处理器连接，进行独立操作。本发明专利技术解决了实现启动程序或应用程序在线更新所带来的成本增加、ＰＣＢ空间占用较多、资源浪费、设计困难等问题。

【技术实现步骤摘要】

本专利技术涉及到电路设计领域所使用的闪烁(FLASH)存储器芯片，一 种有多个存储空间，并且对某个空间进行操作而不会影响到其它存储空 间，即每个存储空间相对独立的FLASH存储器芯片。
技术介绍
闪烁(FLASH)存储器芯片具备如下特点里面存储的数据在掉电的 情况下会保持不变，电可擦除数据，允许多次的读写操作。因此在电路设 计领域，经常用FLASH存储器来存储处理器系统上电启动所需要的启动 程序(如BOOT程序、BIOS程序等)或其它应用程序。某些处理器系统基于动态更新、在线下载等要求，需要对已经写入了 初始化程序或应用程序的FLASH存储器芯片中的内容进行更新，但为了 能在出现异常的情况下，有效回退到以前的版本，原FLASH存储器芯片 中的内容还要保留下来而不被擦或改写。通常作法是使用多个FLASH存 储器芯片，或者是在一个FLASH芯片中进行分区。多个FLASH存储器 芯片， 一是会带来成本的上升，另外会占用较多的PCB空间，对于PCB 的布局布线会带来不便；如果对于一个FLASH进行分区处理的话，那么 在BOOT启动时要借助于其它控制手段，对于处理器上电访问存储器空 间进行译码，以让其读取指定分区的启动程序，这会额外增加设计难度和 浪费其它资源，如EPLD的资源等，这种软件控制分区的方法由于电路故 障或者操作不当，也会对原来存储的内容造成破坏。
技术实现思路
本专利技术所解决的技术问题在于提供一种有多个可独立操作存储空间的FLASH存储器芯片，以解决实现启动程序或应用程序在线更新所带来 的成本增加、PCB空间占用较多、资源浪费、设计困难等问题。为了解决上述问题，本专利技术提供了 一种有多个可独立操作存储空间的 FLASH存储器芯片，由处理器、存储空间和数据线组成，其特征在于， 所述芯片的存储空间划分为多个区域，并且与每个区域连接的数据线中的 控制线是分别独立与处理器连接，进行独立操作。本专利技术所述的FLASH存储器芯片，其中，所述与每个区域连接的数 据线中的数据地址总线是一起共用的。本专利技术所述的FLASH存储器芯片，其中，所述与每个区域连接的数 据线中的数据地址总线是分别独立的。本专利技术所述的FLASH存储器芯片，其中，所述与每个区域连接的数 据线中的数据地址总线是部分独立，部分一起共用。本专利技术所述的FLASH存储器芯片，其中，所述控制线包括但不限于 Ce信号线、Oe信号线、Wr信号线、Byte信号线、Reset信号线。本专利技术所述的FLASH存储器芯片，其中，所述数据地址总线包括数 据线和地址线。本专利技术所述的FLASH存储器芯片，其中，所述芯片的存储空间划分 为多个区域，每个区域的大小可以等分或不等分。采用本专利技术所述内容，与现有技术相比，实现可以在电路i殳计当中来 存储启动程序或应用程序，以轻易且可靠实现启动程序或应用程序的在线 更新(或叫动态下载)，并且可以在新老程序之间轻易可靠实现切换，解 决了现有技术中的缺陷。附困说明附图说明图1是本专利技术所述的一种有多个可独立操作存储空间的FLASH存储 器芯片结构图2是本专利技术实施例1所述的一种有多个可独立操作存储空间的FLASH存储器芯片连接结构图3是本专利技术实施例2所述的一种有多个可独立操作存储空间的 FLASH存储器芯片连接结构图4是本专利技术实施例3所述的一种有多个可独立操作存储空间的 FLASH存储器芯片连接结构图5是现有技术所述的一个在线升级系统采用的现有的芯片结构图6是本专利技术实施例所述的采用有多个可独立操作存储空间的 FLASH存储器芯片结构图。具体实施例方式本专利技术的目的是介绍一种有多个可独立操作存储空间的FLASH存储 器芯片，以解决实现启动程序或应用程序在线更新所带来的成本增加、 PCB空间占用较多、资源浪费、设计困难等问题。本专利技术提供以下方案结合附图1所示，FLASH存储器芯片的存储 空间102可以进行分区管理，每个区域的控制线是独立的，这样对于处理 器101来讲可以进行独立操作，相互之间不会存在任何干扰。相当于在一 个芯片容量(容量记为M)下，划分出几个区域，每个区域(用Bank来表 示)的容量(分别记为Ml、 M2…Mn)之和等于整个芯片的容量，即 Ml+M2+...+Mn=M。 Ml、 M2…Mn可以相等，也可以不等。每个FLASH 空间均有其地址线和数据线(统称为AD)、控制线(Ce、 Oe、 Wr、 Byte、 Reset等，统称为Control Signals缩写为CS)。有以下几种形式(除了 AD、CS等其它信号线略去，在图中不体现)， 结合附图2所示，实施例1为一种有多个可独立操作存储空间的FLASH 存储器芯片连接结构，其中FLASH存储器芯片201中的各区域(BANK) 的数据地址总线是共用的，但控制线是独立的。结合附图3所示，实施例2为一种有多个可独立操作存储空间的 FLASH存储器芯片连接结构，其中FLASH存储器芯片301中的各区域(BANK)的数据地址总线是独立的，控制线也是独立的。结合附图4所示，实施例3为一种有多个可独立操作存储空间的 FLASH存储器芯片连接结构，其中FLASH存储器芯片401中的各区域 (BANK)的数据地址总线一部分独立的， 一部分是共用的，但控制线均 是独立的；其中，区域i和区域j的数据地址总线共用为ADm,区域k和区域l 的数据地址总线共用为ADn。结合附图5所示， 一个在线升级系统如下为使用二个存储空间，需 要用二片独立的FLASH芯片503和504;同时为了实现独立控制，需要 通过EPLD502对CS(片选信号)、We(写使能信号)、Re (读使能信号) 等控制信号进行译码。这样会带来如下问题1、 AD总线虽然是一个与CPU501, ^旦由于^f吏用二片FLASH503、 504, 在PCB上要走二倍的AD信号线，这样增加了 PCB的设计复杂度；2、 二片FLASH503、 504,占用的PCB空间也要多些；3、 为了保证不误操作，需要使用EPLD502对控制信号进行译码，增 力口 了对EPLD502逻辑资源的需求，可能会带来芯片成本的增加。而如果使用本专利技术的芯片，则如附图6所示，好处如下1、 AD总线没有加倍，不会为PCB走线带来复杂度；2、 不需要EPLD进行译码，CPU601即可以独立控制不同存储区，并 保证不会误操作，少了对EPLD的需求，降低了成本；3、 可以一个芯片602的封装形式，即可满足二个独立控制区芯片(区 域1和2)的设计，因此不会带来PCB面积需求的增加。釆用本专利技术实施例所述内容，与现有4支术相比，实现可以在电踏4殳计 当中来存储启动程序或应用程序，以轻易且可靠实现启动程序或应用程序 的在线更新(或叫动态下载)，并且可以在新老程序之间轻易可靠实现切 换，解决了现有技术中的缺陷。当然，本专利技术还可有其他多种实施例，在不背离本专利技术精神及其实质的情况下，熟悉本领域的技术人员可根据本专利技术做出各种相应的改变和变 形，但这些相应的改变和变形都应属于本专利技术所附的权利要求的保护范围。本文档来自技高网...

【技术保护点】
一种有多个可独立操作存储空间的ＦＬＡＳＨ存储器芯片，由处理器、存储空间和数据线组成，其特征在于，所述芯片的存储空间划分为多个区域，并且与每个区域连接的数据线中的控制线是分别独立与处理器连接，进行独立操作。

【技术特征摘要】
1、一种有多个可独立操作存储空间的FLASH存储器芯片，由处理器、存储空间和数据线组成，其特征在于，所述芯片的存储空间划分为多个区域，并且与每个区域连接的数据线中的控制线是分别独立与处理器连接，进行独立操作。2、 如权利要求l所述的FLASH存储器芯片，其特征在于，所述与每 个区域连接的数据线中的数据地址总线是一起共用的。3、 如权利要求l所述的FLASH存储器芯片，其特征在于，所述与每 个区域连接的数据线中的数据地址总线是分别独立的。4、 如权利要求l所述的FLA...

【专利技术属性】
技术研发人员：张加民，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]