一种磁阻式随机存取存储器及相关方法技术

一种磁阻式随机存取存储器（ＲＡＭ），可以包括：多个可变电阻器件；多条读位线，其被电连接到各自的可变电阻器件；多条写位线，其与读位线交错。所述磁阻式ＲＡＭ可以被配置为：当将第一数据写到第一可变电阻器件时，通过与该第一可变电阻器件相邻的第一写位线施加第一写电流；以及，通过与第二可变电阻器件相邻的第二写位线施加第一抑制电流，第二可变电阻器件与第一写位线相邻、并且在第一写位线与第二写位线之间，并且第一写电流与第一抑制电流同时地、并且以相同方向流动。

【技术实现步骤摘要】

实施例涉及一种磁阻式随机存取存储器(RAM),并且，更具体地， 涉及一种包括共享单个写位线的磁变电阻器件(device)的石兹阻式RAM， 其中抑制(inhibition )电流被与写电流同时施加。
技术介绍
磁阻式RAM在被更加高度地集成时，例如，具有与动态随机存取存 储器(DRAM)大致相同的集成度、并具有类似于那些闪存所呈现的非 易失性特点时，会具有比静态随机存取存储器(SRAM)更快的速度。在 磁阻式RAM中，多个可变电阻器件被连接到单个晶体管。磁阻式RAM 可以包括多个铁磁薄膜的堆叠(stack )。通过感测( sense )电流的变4匕可 以从磁阻式RAM中读取信息或将信息写入磁阻式RAM,电流变化取决 于每一个铁磁薄膜的磁化方向。这样的磁阻式RAM可以被高度集成，可 以以低功率、高速度操作，并且可以是非易失性的。可以利用巨^f兹阻(GMR)现象或基于自旋极化的^兹隧道结(MTJ) 现象实现磁阻式RAM,这两种现象利用自旋来影响电子的转移。利用 GMR现象的石兹阻式RAM可以利用这样的现象其中，两个磁层中自旋 方向相同时的电阻与自旋方向彼此不同时的电阻是不同的。利用GMR现 象的磁阻式RAM可以采用两个磁层和在这两层之间的非磁导电层 (conductive, non-magnetic layer)。利用MTJ现象的》兹阻式RAM可以利用 这样的现象其中，两个磁层中自旋方向相同时隧穿(tunneling)发生得 比自旋方向彼此不同时更加频繁。利用MTJ现象的磁阻式RAM可以采 用两个磁层和在这两层之间的绝缘层。
技术实现思路
因此实施例针对(direct) —种磁阻式RAM及相关方法，其基本上 克服了一个或多个由于相关技术的限制和不足所造成的问题。从而，实施例的一个特征为提供一种磁阻式RAM及相关方法，其中抑制电流净皮与数据写电流同时施加。从而，实施例的另一个特征为提供一种磁阻式RAM及相关方法，其 中采用抑制电流控制磁场的幅度，该磁场被施加到与正在^菌:程的 (program)可变电阻器件相邻的可变电阻器件。通过提供一种磁阻式随机存取存储器(RAM)可以实现至少上述及 其它特征和优点其中之一，该》兹阻式RAM包括多个可变电阻器件；多 条读位线，其被电连接到各自的可变电阻器件；多条写位线，其与读位线交 错。所述磁阻式RAM可以被配置为当将第一数据写到第一可变电阻器件 时，通过与该第一可变电阻器件相邻的第一写位线施加第一写电流；以及， 通过与第二可变电阻器件相邻的第二写位线施加第一抑制电流，第二可变电阻器件与第一写位线相邻、并且在第一写位线与第二写位线之间，并且第一 写电流与第 一抑制电流同时地、并且以相同方向流动。每一个可变电阻器件均可以被布置于两条写位线之间并可以与该两条 写位线相邻。第 一抑制电流量可以小于第 一写电流量。第一抑制电流量可以约为第一写电流量的1/2。所述磁阻式RAM还可以被配置为当将第二数据写到第一可变电阻器 件时，通过与该第一可变电阻器件相邻的第三写位线施加第二写电流；以及， 通过与第三可变电阻器件相邻的第四写位线施加第二抑制电流，所述第一可 变电阻器件在第一写位线与第三写位线之间，所述第三可变电阻器件与第三 写位线相邻、并且在第三写位线与第四写位线之间，第一写电流和第二写电 流以相同方向流动，并且第二写电流与第二抑制电流同时地、并且以相同方 向力乞动。第二抑制电流量可以小于第二写电流量。 第二抑制电流量可以约为第二写电流量的1/2。所述可变电阻器件中的每一个均可以包括至少一个自由^兹层(free magnetic layer )，该自由；兹层基本上平行于衬底，第 一和第二写位线经由各 自的第一和第二连接部分被电连接到相应字线，该连接部分与可变电阻器件 相邻并且具有主轴，该主轴朝向基本垂直于所述衬底的方向，并且第一写电 流和第一抑制电流可以流经各自的第一和第二连接部分，以产生分别与第一 和第二可变电阻器件相互作用的第 一和第二磁场。流经第 一 连接部分的第 一 写电流可以产生与第 一 和第二可变电阻器件 二者相互作用的第一磁场。通过提供一种操作磁阻式随机存取存储器的方法可以实现至少上述 及其它特征和优点其中之一，该磁阻式随机存取存储器具有被电连接到各自的读位线的多个可变电阻器件，并且具有与所述读位线交错的写位线，所述方法包含通过与第一可变电阻器件相邻的第一写位线施加第一写电流， 以将第一数据写到所述第一可变电阻器件；以及，通过与第二可变电阻器件 相邻的第二写位线施加第一抑制电流。第二可变电阻器件可以与第一写位线 相邻、并且在第一写位线与第二写位线之间，并且第一写电流和第一抑制电 流同时i也、并以相同方向流动。每一个可变电阻器件均可以被布置在两条写位线之间并可以与该两条 写位线相邻。第 一抑制电流量可以小于第 一写电流量。第一抑制电流量可以约为第一写电流量的1/2。所述方法还包括通过与第一可变电阻器件相邻的第三写位线施加第二 写电流，以将第二数据写到所述第一可变电阻器件；以及，通过与第三可变 电阻器件相邻的第四写位线施加第二抑制电流。所述第一可变电阻器件可以 在第一写位线与第三写位线之间，所述第三可变电阻器件可以与第三写位线 相邻、并且可以在第三写位线与第四写位线之间，第一写电流和第二写电流 可以以相同方向流动，并且第二写电流与第二抑制电流可以同时地、并以相 同方向流动。第二抑制电流量可以小于第二写电流量。第二抑制电流量可以约为第二写电流量的1/2。可变电阻器件中的每一个均可以包括至少一个自由磁层，该自由磁层基 本平行于村底，并且第一和第二写位线可以经由各自的第一和第二连接部分 被电连接到相应的字线，该连接部分与可变电阻器件相邻并且具有主轴，该 主轴朝向基本垂直于所述衬底的方向。所述方法还包括第一写电流和第一 抑制电流流经所述各自的第一和第二连接部分，以产生分别与第一和第二可 变电阻器件相互作用的第 一和第二磁场。流经第 一连接部分的第 一写电流可以产生与第一和第二可变电阻器件二者相互作用的第一^ 兹场。通过提供一种用于磁阻式RAM的存储器控制电路可以实现至少上 述及其它特征和优点其中之一，所述磁阻式RAM包括被电连接到各自的 读位线的多个可变电阻器件和与所述读位线交错的写位线，所述存储器控制 电路包括第一电路元件，其被配置为当将第一写数据写到第一可变电阻器 件时，向与该第一可变电阻器件相邻的第一写位线提供第一写电流；以及第 二电路元件，其被配置为向与第二可变电阻器件相邻的第二写位线提供第一 抑制电流，所述第二可变电阻器件与第一写位线相邻、并且在第一写位线与 第二写位线之间，并且第一写电流与第一抑制电流以相同方向流动。所述存 储器控制电路可以在从第二电路元件提供第一抑制电流的同时从第 一电路 元件提供第一写电流。通过提供制造产品(article of manufacture )也可以实现至少上述及其 它特征和优点其中之一，该制造产品具有机器可读取的指令，该指令在 该制造产品中被编码，其在被机器执行时导致机器操作磁阻式随机存取 存储器，所述磁阻式随机存取存储器具有多个被电连接到各自的读位线的可 变电阻器，并且具有与所述读位线交错的写位线，所述操作包括通过与第 一本文档来自技高网...

【技术保护点】
一种磁阻式随机存取存储器ＲＡＭ，其包含：　　　　多个可变电阻器件；　　　　多条读位线，其被电连接到各自的可变电阻器件；以及　　　　多条写位线，其与所述读位线交错，其中所述磁阻式ＲＡＭ被配置为：　　　　当将第一数据写到第一可变电阻器件时，通过与所述第一可变电阻器件相邻的第一写位线施加第一写电流，以及　　　　通过与第二可变电阻器件相邻的第二写位线施加第一抑制电流，所述第二可变电阻器件与所述第一写位线相邻、并且在所述第一写位线与所述第二写位线之间，并且所述第一写电流与所述第一抑制电流以相同方向流动。

【技术特征摘要】
KR 2006-9-26 93728/061.一种磁阻式随机存取存储器RAM，其包含多个可变电阻器件；多条读位线，其被电连接到各自的可变电阻器件；以及多条写位线，其与所述读位线交错，其中所述磁阻式RAM被配置为当将第一数据写到第一可变电阻器件时，通过与所述第一可变电阻器件相邻的第一写位线施加第一写电流，以及通过与第二可变电阻器件相邻的第二写位线施加第一抑制电流，所述第二可变电阻器件与所述第一写位线相邻、并且在所述第一写位线与所述第二写位线之间，并且所述第一写电流与所述第一抑制电流以相同方向流动。2. 如权利要求1所述的磁阻式RAM,其中每一个可变电阻器件均被布 置于两条写位线之间并与该两条写位线相邻。3. 如权利要求1所述的磁阻式RAM，其中所述第一抑制电流量小于所 述第一写电流量。4. 如权利要求3所述的磁阻式RAM,其中所述第一抑制电流量约为所 述第一写电流量的1/2。5. 如权利要求1所述的磁阻式RAM,其中所述读位线与所述写位线以 这样的方式交错 一条写位线跟着一条读位线，依次地，另一条读位线跟着 该写位线。6. 如权利要求1所述的磁阻式RAM,其中所述第一写电流与所述第一 抑制电流同时流动。7. 如权利要求1所述的^f兹阻式RAM,其中防止电流流经第三写位线' 所述第三写位线被排列在所述第一可变电阻器件的与所述第一写位线所在 的那侧相反的一侧。8. 如权利要求1所述的^i阻式RAM,其中所述石兹阻式RAM还被配置为-.当将第二数据写到所述第一可变电阻器件时，通过与所述第一可变电阻 器件相邻的第三写位线施加第二写电流，以及通过与第三可变电阻器件相邻的第四写位线施加第二抑制电流，所述第 一可变电阻器件在所述第一写位线与所述第三写位线之间，所述第三可变电阻器件与所述第三写位线相邻、并且在所述第三写位线与所述第四写位线之 间，所述第一写电流和所述第二写电流以相同方向流动，并且所述第二写电 流与所述第二抑制电流同时地、并且以相同方向流动。9. 如权利要求8所述的磁阻式RAM，其中所述第二抑制电流量小于所 述第二写电流量。10. 如权利要求9所述的;兹阻式RAM，其中所述第二抑制电流量约为所 述第二写电流量的1/2。11. 如权利要求1所述的磁阻式RAM，其中所述可变电阻器件中的每一 个均被垂直地排列在半导体衬底上；并且所述第一写电流和所述第一抑制电流中的每一个均垂直流动。12. 如权利要求11所述的磁阻式RAM，还包含字线，其被排列在所 述半导体衬底上方的层面，该层面不同于所述位线被排列的层面。13. 如权利要求12所述的磁阻式RAM,其中所述...

【专利技术属性】
技术研发人员：赵佑荣，辛允承，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]