存储器单元、存储器件及其形成方法技术

存储器单元包括位于半导体衬底上方的薄膜晶体管。薄膜晶体管包括接触字线的存储器膜；以及接触源极线和位线的氧化物半导体(OS)层，其中，存储器膜设置在OS层和字线之间；以及将源极线和位线分隔开的介电材料。介电材料与OS层形成界面。介电材料包括氢，并且在介电材料和OS层之间的界面处的氢浓度不超过3原子百分比(at％)。本申请的实施例提供了存储器单元、存储器件及其形成方法。存储器件及其形成方法。存储器件及其形成方法。

【技术实现步骤摘要】
存储器单元、存储器件及其形成方法


[0001]本申请的实施例涉及存储器单元、存储器件及其形成方法。

技术介绍

[0002]在集成电路中使用半导体存储器用于电子应用，电子应用包括收音机、电视、手机和个人计算器件，作为示例。半导体存储器包括两个主要类别。一种是易失性存储器；另一种是非易失性存储器。易失性存储器包括随机存取存储器(RAM)，随机存取存储器(RAM)可以进一步分为两个子类别，静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。SRAM和DRAM都是易失性的，因为它们在断电时将会丢失它们存储的信息。
[0003]另一方面，非易失性存储器可以将存储的数据保持在它们上。一种类型的非易失性半导体存储器是铁电随机存取存储器(FeRAM或FRAM)。FeRAM的优势包括快的读/写速度和小巧的体积。

技术实现思路

[0004]本申请的实施例提供一种存储器单元，包括：薄膜晶体管，位于半导体衬底上方，所述薄膜晶体管包括：存储器膜，接触字线；以及氧化物半导体(OS)层，接触源极线和位线，其中，所述存储器膜设置在所述OS层和所述字线之间；以及介电材料，将所述源极线和所述位线分隔开，其中所述介电材料与所述OS层形成界面；其中，所述介电材料包括氢，并且其中，在所述介电材料和所述OS层之间的所述界面处的氢浓度不超过3原子百分比(at％)。
[0005]本申请的实施例还提供一种器件，包括：半导体衬底；第一存储器单元，位于所述半导体衬底上方，所述第一存储器单元包括第一薄膜晶体管，其中，所述第一薄膜晶体管包括：栅电极，包括第一字线的部分；铁电材料的第一部分，所述铁电材料的所述第一部分位于所述第一字线的侧壁上；以及第一沟道区，位于所述铁电材料的侧壁上，所述第一沟道区包括氢，并且所述第一沟道区的氢浓度在10
20
原子每立方厘米至10
22
原子每立方厘米的范围内；源极线，其中，所述源极线的第一部分提供用于所述第一薄膜晶体管的第一源/漏电极；位线，其中，所述位线的第一部分提供用于所述第一薄膜晶体管的第二源/漏电极；第一介电材料，将所述源极线和所述位线分隔开，其中，所述第一介电材料物理接触所述第一沟道区；以及第二存储器单元，位于所述第一存储器单元上方。
[0006]本申请的实施例还提供一种方法，包括：图案化延伸穿过第一导线的第一沟槽；沿着所述第一沟槽的底面和侧壁沉积存储器膜；在所述存储器膜上方沉积氧化物半导体(OS)层，所述OS层沿着所述第一沟槽的底面和侧壁延伸；在所述OS层的上方沉积第一介电材料并且接触所述OS层，其中，沉积所述第一介电材料包括同时施加第一流速的第一含氢前体和第二流的第二流速的第二无氢前体，并且其中，所述第二无氢前体的所述第二流速与所述第一含氢前体的所述第一流速的比率至少为60；以及在所述第一介电材料上方沉积第二介电材料以填充所述第一沟槽的剩余部分。
[0007]本申请的实施例提供了存储器阵列隔离结构。
附图说明
[0008]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0009]图1A、图1B和1C示出了根据一些实施例的存储器阵列的立体图、电路简图和俯视图。
[0010]图2、图3A、图3B、图4、图5、图6、图7、图8、图9、图10、图11、图12A、图12B、图13、图14、图15、图16、图17A，图17B，图18A、图18B、图19A、图19B、图20、图21、图22A、图22B、图23A、图23B、图23C、图24A、图24B、图24C、图25A、图25B、图25C、图26A、图26B、图26C、图27A、图27B、图27C、图28A、图28B、图28C和图28D示出了根据一些实施例的制造存储器阵列的各个图。
[0011]图29、图30和图31示出了根据一些实施例的存储器阵列的各个图。
[0012]图32A和图32B示出了根据一些实施例的器件的特征。
[0013]图33A、图33B、图33C和图33D示出了根据一些实施例的存储器阵列的实施例。
具体实施方式
[0014]以下公开内容提供了许多用于实现本专利技术的不同部件的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。另外，本专利技术可以在各个实例中重复参考数字和/或字母。该重复是出于简化和清楚的目的，其本身并不指示所讨论的各种实施例和/或结构之间的关系。
[0015]进一步，为便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以容易地描述如图所示的一个元件或部件与另一个元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0016]各个实施例提供了具有多个垂直堆叠的存储器单元的3D存储器阵列。每个存储器单元包括薄膜晶体管(TFT)，其具有作为栅电极的字线区、作为第一源/漏电极的位线区以及作为第二源/漏电极的源极线区。每个TFT还包括绝缘存储器膜(例如，作为栅极电介质)和氧化物半导体(OS)沟道区。
[0017]图1A、图1B和图1C示出了根据一些实施例的存储器阵列的实例。图1A示出了在三视图中的存储器阵列200的部分的实例；图1B示出了存储器阵列200的电路简图；图1C示出了根据一些实施例的存储器阵列200的俯视图。存储器阵列200包括可以布置在行和列的格栅中的多个存储器单元202。存储器单元202可以进一步垂直地堆叠以提供三维存储器阵列，从而增加器件密度。存储器阵列200可以设置在半导体管芯的后段制程(BEOL)中。例如，存储器阵列可以设置在半导体管芯的互连层中，诸如，形成在半导体衬底上的一个或多个有源器件(例如，晶体管)之上。
[0018]在一些实施例中，存储器阵列200是闪存阵列，诸如NOR闪存阵列等。每个存储器单元202可以包括具有绝缘的存储器膜90作为栅极电介质的薄膜晶体管(TFT)204。在一些实施例中，每个TFT 204的栅极电耦合至相应的字线(例如，导线72)，每个TFT 204的第一源极/漏极区电耦合至相应的位线(例如，导线106)，以及每个TFT 204的第二源极/漏极区电耦合至相应的源极线(例如，导线108)，其将第二源极/漏极区电耦合接地。存储器阵列200的相同水平行中的存储器单元202可以共享公共字线，同时存储器阵列200的相同垂直列中的存储器单元本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器单元，包括：薄膜晶体管，位于半导体衬底上方，所述薄膜晶体管包括：存储器膜，接触字线；以及氧化物半导体(OS)层，接触源极线和位线，其中，所述存储器膜设置在所述OS层和所述字线之间；以及介电材料，将所述源极线和所述位线分隔开，其中所述介电材料与所述OS层形成界面；其中，所述介电材料包括氢，并且其中，在所述介电材料和所述OS层之间的所述界面处的氢浓度不超过3原子百分比(at％)。2.根据权利要求1所述的存储器单元，其中，所述介电材料包括：第一介电材料，接触所述OS层，所述第一介电材料从所述源极线连续地延伸至所述位线；以及第二介电材料，位于所述第一介电材料的与所述OS层相对的侧上，所述第二介电材料从所述源极线连续延伸至所述位线，所述第二介电材料的氢浓度大于所述第一介电材料的氢浓度。3.根据权利要求1所述的存储器单元，其中，所述介电材料包括氧化硅，并且所述介电材料的总氢浓度大于0at％且小于5at％。4.根据权利要求1所述的存储器单元，其中，所述介电材料包括氮化硅，并且所述介电材料的总氢浓度大于0at％且小于10at％。5.根据权利要求1所述的存储器单元，其中，所述OS层包括氢。6.根据权利要求1所述的存储器单元，其中，所述OS层的氢浓度在10
20
原子每立方厘米至10
22
原子每立方厘米的范围内。7.根据权利要求1所述的存储器单元，所述字线的纵轴平行于半导体衬底的主表面延伸，所述源极线的纵轴垂直于所述半导体衬底的所述主表面延伸，以及所述位线的纵轴垂直于所述半导体衬底的所述主表面延伸。8.一种存储器件，包括：半导体衬底；第一存储器单元，位于所述半导体...

【专利技术属性】
技术研发人员：蒋国璋，孙宏彰，赖昇志，杨子庆，江昱维，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：