铁电随机存取存储器器件及形成方法技术

一种形成铁电随机存取存储器(FeRAM)器件的方法，包括：依次在衬底上形成第一层堆叠和第二层堆叠，其中，第一层堆叠和所述第二层堆叠具有相同的层状结构，层状结构包括在第一介电材料层上方的第一导电材料层，其中，第一层堆叠延伸超过第二层堆叠的横向范围；形成延伸穿过该第一层堆叠和第二层堆叠的沟槽；用铁电材料加衬该沟槽的侧壁和底部；在铁电材料的上方的沟槽中共形地形成沟道材料；用第二介电材料填充该沟槽；在第二介电材料中形成第一开口和第二开口；以及用第二导电材料填充第一开口和第二开口。本发明专利技术的实施例还涉及铁电随机存取存储器器件。取存储器器件。取存储器器件。

【技术实现步骤摘要】
铁电随机存取存储器器件及形成方法


[0001]本专利技术总体上涉及半导体存储器件，并且在特定实施例中，涉及三维(3D)铁电随机存取存储器(FeRAM)器件、铁电随机存取存储器器件及形成方法。

技术介绍

[0002]半导体存储器用于包括无线电、电视、手机和个人计算设备等电子应用的集成电路中。半导体存储器包括两个主要类别。一种是易失性存储器；另一种是非易失性存储器。易失性存储器包括随机存取存储器(RAM)，可以将其进一步分为两个子类别，静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。SRAM和DRAM均为易失性的，因为它们在不加电时会丢失存储的信息。
[0003]另一方面，非易失性存储器可以在不加电的情况下将数据存储在其上。非易失性半导体存储器的一种类型是铁电随机存取存储器(FeRAM或FRAM)。FeRAM的优点包括写入/读取速度快和体积小。

技术实现思路

[0004]根据本专利技术实施例的一个方面，提供了一种形成铁电随机存取存储器器件的方法，方法包括：依次在衬底上方形成第一层堆叠和第二层堆叠，其中，第一层堆叠和第二层堆叠中的每个具有第一介电层和形成在第一介电层上方的导电层；在第二层堆叠上方形成第二介电层；对第一层堆叠、第二层堆叠以及第二介电层进行图案化，其中，图案化形成阶梯形区域，其中，在所示阶梯形区域中，第二层堆叠延伸超出第二介电层的横向范围，并且第一层堆叠延伸超过第二层堆叠的横向范围，其中，在图案化之后，第一层堆叠和第二层堆叠的导电层分别形成第一字线和第二字线；在图案化之后，形成延伸穿过第一层堆叠、第二层堆叠和第二介电层的沟槽；用铁电材料加衬沟槽的侧壁和底部；在铁电材料上方形成沟道材料；通过在沟道材料上方形成介电材料来填充沟槽；以及在介电材料中形成源极线和位线，其中，源极线和位线延伸穿过第二介电层、第二层堆叠和第一层堆叠。
[0005]根据本专利技术实施例的另一个方面，提供了一种形成铁电随机存取存储器器件的方法，方法包括：在衬底上依次形成第一层堆叠和第二层堆叠，其中，第一层堆叠和第二层堆叠具有相同的层状结构，层状结构包括在第一介电材料层上方的第一导电材料层，其中，第一层堆叠延伸超过第二层堆叠的横向范围；形成延伸穿过第一层堆叠和第二层堆叠的沟槽；用铁电材料加衬沟槽的侧壁和底部；在铁电材料上方的沟槽中共形地形成沟道材料；用第二介电材料填充沟槽；在第二介电材料中形成第一开口和第二开口；以及用第二导电材料填充第一开口和第二开口。
[0006]根据本专利技术实施例的又一个方面，提供了一种铁电随机存取存储器器件，包括：第一层堆叠；第二层堆叠，在第一层堆叠上方，其中，第一层堆叠和第二层堆叠具有相同的层状结构，层状结构包括在第一介电材料层上方的第一导电材料层，其中，第一层堆叠延伸超出第二层堆叠的横向范围；第二介电材料，嵌入在第一层堆叠和第二层堆叠中，第二介电材
料延伸穿过第一层堆叠和第二层堆叠；铁电材料，在第二介电材料和第一层堆叠之间以及第二介电材料和第二层堆叠之间；沟道材料，在铁电材料和第二介电材料之间；以及嵌入在第二介电材料中的导电线，其中，导电线延伸穿过第一层堆叠和第二层堆叠。
附图说明
[0007]为了更全面地理解本专利技术及其优点，现在参考结合附图进行的以下描述，其中：
[0008]图1示出了实施例中的具有集成存储器件的半导体器件的截面图；
[0009]图2A、图2B、图3A、图3B、图4
‑
图7、图8A、图8B、图8C、图8D、图8E、图9、图10A以及图10B示出了实施例中的各个制造阶段的三维(3D)铁电随机存取存储器(FeRAM)器件的各种视图；
[0010]图11和图12示出了另一实施例中的各个制造阶段的三维(3D)铁电随机存取存储器(FeRAM)器件的立体图；
[0011]图13
‑
图19示出了又一实施例中的在各个制造阶段的三维(3D)铁电随机存取存储器(FeRAM)器件的立体图；
[0012]图20示出了实施例中的三维(3D)铁电随机存取存储器(FeRAM)器件的等效电路图；以及
[0013]图21示出了在一些实施例中的形成三维(3D)铁电随机存取存储器(FeRAM)器件的方法的流程图。
具体实施方式
[0014]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。
[0015]而且，为了便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。在本文的整个论述中，除非另有说明，否则不同附图中的相同或相似附图标记是指使用相同或相似材料通过相同或相似工艺形成的相同或相似元件。
[0016]在一些实施例中，一种形成铁电随机存取存储器(FeRAM)器件的方法包括在衬底上方连续形成的第一层堆叠和第二层堆叠，其中第一层堆叠和第二层堆叠具有相同的层状结构，该层状结构包括在第一介电材料层上方的第一导电材料层，其中第一层堆叠延伸超过第二层堆叠的横向范围。该方法还包括形成延伸穿过第一层堆叠和第二层堆叠的沟槽、用铁电材料加衬沟槽的侧壁和底部、在铁电材料上方的沟槽中共形地形成沟道材料、用第二介电材料填充沟槽、在第二介电材料中形成第一开口和第二开口，以及用第二导电材料填充第一开口和第二开口。
[0017]图1示出了实施例中的具有集成存储器件123(例如123A和123B)的半导体器件100的截面图。在所示的实施例中，半导体器件100是具有集成在半导体制造的后道工序(BEOL)处理中的三维(3D)铁电随机存取存储器(FeRAM)器件123的鳍式场效应晶体管(FinFET)器件。为了避免混乱，存储器件123的细节未在图1中示出，但是在下文中的后续图中示出。
[0018]如图1所示，半导体器件100包括用于形成不同类型的电路的不同区域。例如，半导体器件100可以包括用于形成逻辑电路的第一区域110，并且可以包括用于形成例如外围电路、输入/输出(I/O)电路、静电放电(ESD)电路、和/或模拟电路的第二区域120。用于形成其他类型的电路的其他区域是可能的，并且预期全部包括在本专利技术的范围内。
[0019]半导体器件100包括衬底101。衬底101可以是块状衬底，例如掺杂或未掺杂的硅衬底，或绝缘体上半导体(SOI)衬底的有源层。衬本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成铁电随机存取存储器器件的方法，所述方法包括：依次在衬底上方形成第一层堆叠和第二层堆叠，其中，所述第一层堆叠和所述第二层堆叠中的每个具有第一介电层和形成在所述第一介电层上方的导电层；在所述第二层堆叠上方形成第二介电层；对所述第一层堆叠、所述第二层堆叠以及所述第二介电层进行图案化，其中，所述图案化形成阶梯形区域，其中，在所示阶梯形区域中，所述第二层堆叠延伸超出所述第二介电层的横向范围，并且所述第一层堆叠延伸超过所述第二层堆叠的横向范围，其中，在所述图案化之后，所述第一层堆叠和所述第二层堆叠的所述导电层分别形成第一字线和第二字线；在所述图案化之后，形成延伸穿过所述第一层堆叠、所述第二层堆叠和所述第二介电层的沟槽；用铁电材料加衬所述沟槽的侧壁和底部；在所述铁电材料上方形成沟道材料；通过在所述沟道材料上方形成介电材料来填充所述沟槽；以及在所述介电材料中形成源极线和位线，其中，所述源极线和所述位线延伸穿过所述第二介电层、所述第二层堆叠和所述第一层堆叠。2.根据权利要求1所述的方法，其中，在所述阶梯形区域中，所述第二层堆叠沿着第一方向延伸超过所述第二介电层的横向范围，并且所述第一层堆叠沿着所述第一方向延伸超过所述第二层堆叠的横向范围。3.根据权利要求2所述的方法，其中，所述沟槽形成为具有沿着所述第一方向的纵轴。4.根据权利要求3所述的方法，其中，在所述图案化之后，图案化的所述第二介电层的侧壁限定与所述阶梯形区域相邻的存储器阵列区域。5.根据权利要求4所述的方法，其中，所述沟槽形成为延伸穿过所述存储器阵列区域和所述阶梯形区域。6.根据权利要求5所述的方法，还包括：在形成...

【专利技术属性】
技术研发人员：林孟汉，杨柏峰，贾汉中，王圣祯，杨丰诚，杨世海，林佑明，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：