半导体集成电路器件和显示装置制造方法及图纸

提供一种各自具有使用简易配置而实现的增强电磁抗扰性的半导体集成电路器件和显示装置。半导体集成电路器件具有寄存器组、接口电路和定时生成电路。信号处理电路具有按照寄存器组中存储的设置信息而设置的信号处理功能。定时生成电路生成周期性的定时信号并且向接口电路供应该定时信号。接口电路基于定时信号向寄存器组周期性地写入从外部端子输入的设置信息。

Semiconductor integrated circuit device and display device

A semiconductor integrated circuit device and a display device having enhanced electromagnetic immunity for use with a simple configuration are provided. Semiconductor integrated circuit device having register group, interface circuit and timing generating circuit. The signal processing circuit is provided with a signal processing function which is arranged according to the setting information stored in the register group. A timing generating circuit generates a periodic timing signal and supplies the timing signal to the interface circuit. The interface circuit periodically writes a set of input information from the external terminal to the register group based on the timing signal.

【技术实现步骤摘要】

本专利技术涉及半导体集成电路器件和显示装置。具体而言，本发 明涉及有效地适用于应对例如用于驱动液晶显示器的半导体集成电 路器件和液晶显示装置的电磁抗扰性不充分的技术。
技术介绍
在曰本专利公开第2000-028998号中公开了 一种其中减少不希 望的辐射噪声(即电磁干扰(EMI))的液晶装置。根据该公开内 容，可以使用经由数据线发送的波形数据信号来设置和改变向液晶 板施加的驱动信号的波形。仅在恒定时间段中才发送波形数据信号 以便改变驱动信号，从而可以减少不希望的辐射噪声。以这一方式 可以减少有碍于其它电子装置的EMI。对于电子产品而言在电磁易感性(EMS)方面有告见定了电石兹抗 扰性(immunity)要求的国际标准(CISPR)。符合该标准的电子产 品即使在受到从其它电子产品泄漏的、具有由该标准规定的电磁噪 声的电平时仍可正常工作。 一种对应的日本标准(VCCI)是基于 CISPR标准。
技术实现思路
一4殳采耳又以下4晉施(1) - (6)以满足例如由上述标准^L定的电9磁抗干扰性要求。(1 )在比如用于电源和接地的布线这样的常见布线中插入调节 器以便减少经由此类布线渗透的外部噪声的效应，并且在例如电路 板入口附近的位置这样的适当位置使用具有有利频率特征的旁路电谷為。(2 )使用减噪零件如铁氧体磁珠或者插入噪声滤波器和变阻器 以减少进入输入/输出信号和数据的噪声。(3 )将屏蔽线用于长的信号线或者使用双绞线来进行差分信号发送。(4 )减少信号阻抗以减少在布线中直接引起的噪声。(5) 使用屏蔽板或者将电路板放置于屏蔽壳中。(6) 以减少电^兹干扰这样的方式布置部件和布线。 为电子产品采用这些措施将允许电子产品满足上述标准。 然而，在最终产品制造商和模块制造商之中有如下倾向在检查液晶驱动器LSI设备的接受度时应用比上述标准更严格的关于电 磁抗千扰性的标准。为了通过关于电磁抗干扰性的此类严格检查， 液晶驱动器L SI设备的制造商将不得不花费大量时间来确定如何为 他们的产品适当地组合上述措施(1)至(6)和/或开发一种增强他 们的产品的电磁抗干扰性的新措施。本专利技术的专利技术人由于关注如下 事实而已经构思本专利技术最终产品制造商和模块制造商的电磁抗扰 性要求只需液晶驱动器LSI能够在电磁噪声被去除时恢复正常显示 操作而无需重置相关硬件或者初始化相关系统控制器。本专利技术的一个目的在于提供一种各自具有使用简易配置而实现 的增强电磁抗扰性的半导体集成电路器件和显示装置。本专利技术的上 述和其它目的及其新颖特征将从本说明书和附图的描述中变得清 楚。根据在本说明书中公开的 一个实施例， 一种半导体集成电路器 件具有信号处理电路、寄存器、接口电路和定时生成电路。信号处 理电路具有按照寄存器中所存储的设置信息而设置的信号处理功能。定时生成电路生成周期性的定时信号并且向接口电路供应该定 时信号。接口电路基于定时信号向寄存器周期性地写入从外部端子输入的设置信息。根据在本说明书中公开的另 一 实施例， 一种显示装置具有微处 理器、第一非易失性存储器、显示信号输出电路、显示定时输出电 路和显示板。显示信号输出电路包括信号处理电路、寄存器、接口 电路和定时生成电路。信号处理电路形成与寄存器中所存储的设置 信息和从微处理器输入的显示数据相对应的显示输出信号。定时生 成电路生成周期性的定时信号并且向接口电路供应该定时信号。接 口电路相对应于定时信号向寄存器写入从第一非易失性存储器输入 的设置信息。周期性地更新寄存器中存储的设置信息，从而即使设置信息由 于电磁干扰而丟失，仍可在电磁噪声被去除时自动恢复正常信号处理操作。附图说明图l是示出了根据本专利技术一个实施例的LCD驱动器LSI的框图； 图2是示出了根据本专利技术另一实施例的LCD驱动器LSI的示意 性框图3是示出了根据本专利技术又一实施例的LCD驱动器LSI的示意 性框图4是示出了根据本专利技术一个实施例的液晶显示装置的整体框 图，该装置并入根据本专利技术的LCD驱动器LSI。具体实施例方式图1是示出了根据本专利技术一个实施例的液晶显示器(LCD)驱 动器LSI以及与LCD驱动器LSI有关的其它设备的框图丄CD驱动 器LSI是例如通过已知的CMOS半导体生产方法在半导体衬底上形 成的半导体集成电路。LCD驱动器LSI可以用来向各类蜂窝电话的iiLCD板供应显示信号。LCD板的扫描线电极和信号线电极的数目根 据LCD板具有的像素数目而变化，其中薄膜晶体管(TFT)栅极电 极耦合到扫描线电极，而信号线电极用于经由TFT向像素电极供应 显示信号。将向LCD板供应的显示信号需要进行分级设置，这些分 级设置例如涉及到根据输入显示数据的抽头调整和分压调整。显示 信号还需要各种校正，这些校正例如包括将基于单独LCD板的性能 来进行的伽马校正。在LCD驱动器LSI中固定地进行这样的调整和校正使LCD驱 动器LSI仅适合于特定显示板。这样的方法降低了 LCD驱动器LSI 的大规模生产率并且使LCD驱动器LSI成本高昂。为了不造成这样 的情形，LCD驱动器LSI具有寄存器组(控制寄存器组)。寄存器 存储如上所述各种多条设置信息，由此使LCD驱动器LSI能够为各 类显示板执行显示操作。经由从例如数据处理单元或者微处理器MPU的主机系统接收 信号的接口电路IFl输入用于显示操作的设置信息以及输入显示数 据。本实施例的LCD驱动器LSI允许分离的非易失性存储器耦合到 它，从而它无需每当它通电时都花费时间从例如孩t处理器MPU的主 机系统输入显示操作所需的所有设置信息。该非易失性存储器是电 可写/可重写存储器，例如闪存EEPROM。该非易失性存储器存储将 存储于寄存器中的各种设置信息。当初始化例如并入有LCD驱动器LSI的蜂窝电话这样的装置 时，从例如微处理器MPU的主机系统向寄存器输入所需设置信息。 当这样做时，相同设置信息也被写到非易失性存储器。取而代之， 已经使用特殊写入设备向其写入设置信息的非易失性存储器可以耦 合到LCD驱动器LSI。在图l中，CONT代表用以控制与非易失性 存储器相对应的接口电路IF2的控制电路。当曽经已经初始化的蜂窝电话通电时，并不从例如微处理器 MPU的主机系统而是使用控制电路CONT和接口电路IF2直接从非 易失性存储器将设置信息写入寄存器中。微处理器MPU因此从紧接在蜂窝电话通电之后向寄存器输入用于显示操作的设置信息的操作中释放出来。这允许微处理器MPU执行其它信号处理操作，从而可以缩短在蜂窝电话通电之后到变得准备就绪用于使用之前所需的时间。在本实施例中，LCD驱动器LSI包括但不限于小容量非易失性存储器(NV存储器)。NV存储器可以存储将存储于寄存器中的一些设置信息。例如，可以在NV存储器中存储能够在LCD驱动器LSI中由厂家固定设置的信息。通过在LCD驱动器LSI中并入NV存储器，可以减少将从微处理器MPU向寄存器输入的信息量。这也减少了设置错误。存储于NV存储器中的信息不限于将存储于寄存器中的部分信息。NV存储器可以存储将存储于寄存器中的全部信 白、为DATA(数据)的显示数据。显示输出电路LCDV基于显示数据 存储器中所存储的显示数据和寄存器中所存储的设置信息来形成将 向LCD板的信号线发送的显本文档来自技高网...

【技术保护点】
一种半导体集成电路器件，包括：　信号处理电路；　寄存器组；　与第一外部端子相对应的第一接口电路；以及　与第二外部端子相对应的第二接口电路，　其中所述信号处理电路具有按照所述寄存器组中所存储的设置信息而设置的信号 处理功能，　其中所述第一接口电路向所述寄存器组写入经由所述第一外部端子从主机系统接收的设置信息并且提供周期性的定时信号，以及　其中所述第二接口电路对应于所述周期性的定时信号向所述寄存器组写入经由所述第二外部端子从第一非易失性存储 器接收的设置信息。

【技术特征摘要】
JP 2007-12-18 2007-3257271. 一种半导体集成电路器件，包括信号处理电路；寄存器组；与第一外部端子相对应的第一接口电路；以及与第二外部端子相对应的第二接口电路，其中所述信号处理电路具有按照所述寄存器组中所存储的设置信息而设置的信号处理功能，其中所述第一接口电路向所述寄存器组写入经由所述第一外部端子从主机系统接收的设置信息并且提供周期性的定时信号，以及其中所述第二接口电路对应于所述周期性的定时信号向所述寄存器组写入经由所述第二外部端子从第一非易失性存储器接收的设置信息。2. —种半导体集成电路器件，包括 信号处理电路；寄存器组；与第一外部端子相对应的第一接口电路； 与第二外部端子相对应的第二接口电路；以及定时生成电^^，其中所述信号处理电路具有按照所述寄存器组中所存储的设置 信息而设置的信号处理功能，其中所述定时生成电路生成周期性的定时信号，其中所述第一接口电路向所述寄存器组写入经由所述第一外部 端子从主机系统接收的设置信息，以及其中所述第二接口电路对应于所述周期性的定时信号向所述寄 存器组写入经由所述第二外部端子从第一非易失性存储器接收的设 置信息。3. 根据权利要求1和2之一所述的半导体集成电路器件，还在内部包括第二非易失性存储器，所述第二非易失性存储器存储所述设置信息的一部分，其中在进行用以向所述寄存器组写入设置信息的操作时，所述设置信息的所述一部分随所述设置信息的其它部分一起写入所述寄存器组。4. 根据权利要求3所述的半导体集成电路器件，还包括用于有选择地去激活用于从外部端子重置所述寄存器组的功能的控制单元。5. 根据权利要求3所述的半导体集成电路器件，其中所述信号处理电路包括显示数据存储器；以及显示输出电路，其输出所述显示数据存储器中所存储的显示数据作为分级显示信号，以及其中所述寄存器组包括调整寄存器，存储用于在形成所述分级显示信号时使用的设置信号；以及屏幕组成寄存器，存储与所述分级显示信号被输出到的显示板相对应的设置信息。6. —种半导体集成电路器件，包括信号处理电路；寄存器组；以及接口电路，其中所述信号处理电路具有按照所述寄存器组中所存储的设置信息而设置的信号处理功能，以及 .其中所述接口电路具有用于有选择地去激活用于从外部端子重置所述寄存器组的功能的控制单元。7. 根据权利要求6所述的半导体集成电路器件，其中所述接口电路包括与第一外部端子相对应的第一接口电路；以及与第二外部端子相对应的第二接口电路，其中所述第一接口电路在所述设备初始化时向所述寄存器组写入经由所述第 一外部端子从主机系统接收的设置信息，以及其中所述第二接口电路在已经初始化的所述设备通电时向所述寄存器组写入经由所述第二外部端子从第一非易失性存储器接收的设置信息。8. 根据权利要求7所述的半导体集成电路器件，其中所述信号处理电路包括显示数据存储器；以及显示输出电路，其输出所述显示数据存储器中所存储的显示数据作为分级显示信号，以及其中所述寄存器组包括调整寄存器，存储用于在形成所述分级显示信号时使用的设置信号；以及屏幕组成寄存器，存储与所述分级显示信号被输出到的显示板相对应的设置信息。9. 一种显示装置，包括微处理器；第一非易失性存储器；显示信号输出电路；显示定时输出电路；以及显示板，其中所述显示信号输出电路包括信号处理电路；寄存器组；^姿口电i 各；以及定时生成电路，其中所述信号处理电路形成与所述寄存器组中所存储的设置信息和从所述微处理器输入的显示数据相对应的显示输出信号，其中所述定时生成电路生成周期性的定时信号并且向所述接口电路供应所述周期性的定时信号，以及其中所述接口电路对应于所述定时信号向所述寄存器组写入从所述第一非易失性存储器输入的设置信息。10. 根据权利要求9所述的显示装置，其...

【专利技术属性】
技术研发人员：横田泰幸，绪方康洋，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]