封装结构及其形成方法技术

提供一种封装结构及其形成方法。所述封装结构包括第一管芯、第二管芯、中介层、底部填充层、热界面材料及粘合剂图案。所述第一管芯及所述第二管芯并排设置在所述中介层上。所述底部填充层设置在所述第一管芯与所述第二管芯之间。所述热界面材料设置在所述第一管芯、所述第二管芯及所述底部填充层上。所述粘合剂图案设置在所述底部填充层与所述热界面材料之间，以将所述底部填充层与所述热界面材料分隔开。开。开。

【技术实现步骤摘要】
封装结构及其形成方法


[0001]本专利技术实施例涉及一种封装结构及其形成方法。

技术介绍

[0002]在集成电路的封装中，半导体管芯可通过接合来堆叠，且可接合到例如中介层及封装衬底等的其他封装组件。所得封装体被称为三维集成电路(Three-Dimensional Integrated Circuit，3DIC)。热量耗散是3DIC中的一项挑战。
[0003]在典型的3DIC中，散热器粘附到半导体管芯，以耗散从半导体管芯产生的热量。然而，例如底部填充剂、模塑化合物等包封材料存在有与散热器的粘附性不良，从而导致散热器与包封材料之间的脱层问题。因此，3DIC技术面临许多待解决的挑战。

技术实现思路

[0004]本专利技术实施例提供一种封装结构包括第一管芯、第二管芯群组、中介层、底部填充层、热界面材料(TIM)及粘合剂图案。所述第一管芯及所述第二管芯群组并排设置在所述中介层上。所述底部填充层设置在所述第一管芯与所述第二管芯群组之间。所述TIM设置在所述第一管芯、所述第二管芯群组及所述底部填充层上。所述粘合剂图案设置在所述底部填充层与所述TIM之间，以将所述底部填充层与所述TIM分隔开。
[0005]本专利技术实施例提供一种封装结构包括第一管芯、第二管芯、中介层、底部填充层及热界面材料(TIM)。所述第一管芯及所述第二管芯并排设置在所述中介层上。所述底部填充层设置在所述第一管芯与所述第二管芯之间。所述TIM设置在所述第一管芯、所述第二管芯及所述底部填充层上。所述TIM的边缘厚度大于所述TIM的中心厚度。
[0006]本专利技术实施例提供一种形成封装结构的方法包括：将第一管芯及第二管芯接合到中介层上；将底部填充层点胶在所述第一管芯与所述第二管芯之间；形成第一包封体，以横向包封所述第一管芯、所述第二管芯及所述底部填充层；在所述第一管芯与所述第二管芯之间的所述底部填充层上及在所述第一包封体上形成粘合剂图案；以及将热界面材料(TIM)点胶在所述粘合剂图案上。
附图说明
[0007]结合附图阅读以下详细说明，会最好地理解本专利技术的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。
[0008]图1A至图1C是根据第一实施例形成封装结构的方法的剖视图。
[0009]图2是图1C所示封装结构的俯视图。
[0010]图3A及图3B是图1C所示封装结构的一部分的放大视图。
[0011]图4A至图4C是根据第二实施例形成封装结构的方法的剖视图。
[0012]图5A至图5D是根据第三实施例形成封装结构的方法的剖视图。
[0013]图6是根据第四实施例的封装结构的剖视图。
具体实施方式
[0014]以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本专利技术。当然，这些仅为实例而不旨在进行限制。例如，以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、以使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本专利技术可在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。
[0015]此外，为易于说明，本文中可能使用例如“在...之下(beneath)”、“在...下面(below)”、“下部的(lower)”、“在..上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(些)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的定向外还囊括装置在使用或操作中的不同定向。设备可具有其他定向(旋转90度或其他定向)，且本文中所用的空间相对性描述语可同样相应地进行解释。
[0016]也可包括其他特征及工艺。例如，可包括测试结构，以帮助对三维(3D)封装或3DIC装置进行验证测试。所述测试结构可例如包括在重布线层中或在衬底上形成的测试垫(test pad)，以便能够对3D封装或3DIC进行测试、对探针及/或探针卡(probe card)进行使用等。可对中间结构以及最终结构执行验证测试。另外，可将本文中所公开的结构及方法与包括对已知良好管芯进行中间验证的测试方法结合使用，以提高良率并降低成本。
[0017]根据一些实施例，将多个粘合剂层选择性地点胶在第一管芯与多个第二管芯之间的底部填充层上以及在第一管芯及第二管芯旁边的包封体上。然后在第一管芯、第二管芯及粘合剂层上形成热界面材料(thermal interface material，TIM)，使得粘合剂层由TIM包绕。在这种情况下，粘合剂层将TIM与底部填充层及包封体分隔开，以改善TIM与底部填充层及包封体之间的粘附性，从而减少脱层问题并提高可靠性。
[0018]图1A至图1C是根据第一实施例形成封装结构的方法的剖视图。图2是图1C所示封装结构的俯视图。
[0019]参照图1A至图1C，形成封装结构10(如图1C所示)的方法包括以下步骤。首先，提供图1A所示的初始结构10a。初始结构10a包括将封装体100接合在电路衬底200上所形成的衬底上晶片上芯片(chip-on-wafer-on-substrate，CoWoS)封装体，然而应了解，实施例可应用于其他3DIC封装体。
[0020]详细来说，封装体100可包括第一管芯110、具有多个第二管芯120的第二管芯群组、底部填充层115、第一包封体125及中介层130。具体来说，第一管芯110具有彼此相对的前侧110a(即，有源表面)及背侧110b(即，非有源表面)。每一第二管芯120也具有彼此相对的前侧120a(即，有源表面)及背侧120b(即，非有源表面)。第一管芯110及第二管芯120被翻转，使得第一管芯110的前侧110a及第二管芯120的前侧120a均面向中介层130的上表面130a。第一管芯110及第二管芯120通过多个管芯连接件112、122接合到中介层130的上表面130a上，以形成晶片上芯片(chip-on-wafer，CoW)封装体，然而应了解，实施例可应用于其他3DIC封装体。
[0021]在一些实施例中，第一管芯110及第二管芯120各自具有单一功能(例如，逻辑装置、存储器管芯等)，或者可具有多种功能(例如，系统芯片(system-on-chip，SoC))。在特定实施例中，第一管芯110是处理器，且第二管芯120是存储器模块。在一些替代实施例中，第一管芯110被称为管芯堆叠，其包括两个被接合的集成电路管芯。所述两个集成电路管芯通过混合接合、熔融接合、直接接合、介电接合、金属接合等被接合，使得有源表面彼此面对(“面对面”)。在其他实施例中，第一管芯110是处理器，例如中央处理器(central processing unit，CPU)、图形处理器(graphics pr本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种封装结构，包括：第一管芯及第二管芯群组，并排设置在中介层上；底部填充层，设置在所述第一管芯与所述第二管芯群组之间；热界面材料，设置在所述第一管芯、所述第二管芯群组及所述底部填充层上；以及粘合剂图案，设置在所述底部填充层与所述热界面材料之间，以将所述底部填充层与所述热界面材料分隔开。2.根据权利要求1所述的封装结构，其中所述第二管芯群组包括至少一个第二管芯或多个第二管芯，所述多个第二管芯分别设置在所述第一管芯的两侧处，且所述粘合剂图案包括离散地分布在所述第一管芯与所述多个第二管芯之间的所述底部填充层上的多个粘合剂层。3.根据权利要求2所述的封装结构，还包括横向包封所述第一管芯、所述多个第二管芯及所述底部填充层的包封体，其中所述多个粘合剂层的一部分设置在所述包封体与所述热界面材料之间，以将所述包封体与所述热界面材料分隔开。4.根据权利要求1所述的封装结构，其中所述粘合剂图案从所述底部填充层的顶表面延伸，以覆盖所述第一管芯的顶表面的一部分及所述第二管芯群组的顶表面的一部分。5.根据权利要求1所述的封装结构，其中所述粘合剂图案包括延伸以覆盖所述第一管芯及所述第二管芯群组的第一金属层。6.根据权利要求5所述的封装结构，还包括：电...

【专利技术属性】
技术研发人员：陈志豪，高金福，郑礼辉，卢思维，潘志坚，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：