子像素结构、像素结构以及应用于其的发光二极管芯片制造技术

本发明专利技术公开一种子像素结构、像素结构以及应用于其的发光二极管芯片，其中该子像素结构包括基板以及发光二极管芯片。发光二极管芯片设置于基板上。发光二极管芯片具有芯片面积和发光面积，且发光面积小于或等于芯片面积的十分之一。分之一。分之一。

【技术实现步骤摘要】
子像素结构、像素结构以及应用于其的发光二极管芯片


[0001]本专利技术涉及一种子像素结构、像素结构以及应用于其的发光二极管芯片。

技术介绍

[0002]显示器可使用水平式或垂直式的发光二极管芯片作为子像素。其中，水平式的发光二极管芯片在巨量转移时会有尺寸上的限制，而垂直式的发光二极管芯片在检测与修复时较为困难。

技术实现思路

[0003]本专利技术提供一种子像素结构、像素结构以及应用于其的发光二极管芯片，其适于巨量转移，且可在不缩小芯片面积的情况下简单地达成微小的发光面积以增加对比度。
[0004]根据本专利技术的实施例，子像素结构包括基板以及发光二极管芯片。发光二极管芯片设置于基板上。发光二极管芯片具有芯片面积和发光面积，且发光面积小于或等于芯片面积的十分之一。发光二极管芯片包括第一半导体层、发光层、第二半导体层、第一电极接点以及第二电极接点。第一半导体层具有第一掺杂类型。发光层配置于第一半导体层上。第二半导体层配置于发光层上且具有不同于第一掺杂类型的第二掺杂类型。第一电极接点电连接第一半导体层。第二电极接点电连接第二半导体层。第一电极接点以及第二电极接点中的至少一者在第一半导体层、发光层和第二半导体层的堆叠方向上与发光二极管芯片的发光区域不重叠。
[0005]根据本专利技术的实施例，像素结构包括基板以及多个发光二极管芯片。多个发光二极管芯片设置于基板上。多个发光二极管芯片的至少一个具有芯片面积和发光面积，且发光面积小于或等于芯片面积的十分之一。像素结构具有像素面积，多个发光二极管芯片具有总发光面积，且总发光面积小于或等于像素面积的三十分之一。多个发光二极管芯片的至少一个包括第一半导体层、发光层、第二半导体层、第一电极接点以及第二电极接点。第一半导体层具有第一掺杂类型。发光层配置于第一半导体层上。第二半导体层配置于发光层上且具有不同于第一掺杂类型的第二掺杂类型。第一电极接点电连接第一半导体层。第二电极接点电连接第二半导体层。在多个发光二极管芯片的至少一个中，第一电极接点以及第二电极接点中的至少一者在第一半导体层、发光层和第二半导体层的堆叠方向上与发光二极管芯片的发光区域不重叠。
[0006]根据本专利技术的实施例，发光二极管芯片包括第一半导体层、发光层、第二半导体层、第一电极接点、第二电极接点以及遮光层。第一半导体层具有第一掺杂类型。发光层配置于第一半导体层上。第二半导体层配置于发光层上。第二半导体层具有不同于第一掺杂类型的第二掺杂类型。第一电极接点电连接第一半导体层。第二电极接点电连接第二半导体层。遮光层配置于第二半导体层上。遮光层曝露出发光二极管芯片的发光区域。第一电极接点以及第二电极接点中的至少一者在第一半导体层、发光层和第二半导体层的堆叠方向上与发光二极管芯片的发光区域不重叠。
附图说明
[0007]包含附图以便进一步理解本专利技术，且附图并入本说明书中并构成本说明书的一部分。附图说明本专利技术的实施例，并与描述一起用于解释本专利技术的原理。
[0008]图1为例示性像素结构的示意图；
[0009]图2A～图2B为例示性发光二极管芯片的示意图；
[0010]图3A～图3B为例示性发光二极管芯片的示意图；
[0011]图4A～图4B为例示性发光二极管芯片的示意图；
[0012]图5A～图5B为例示性发光二极管芯片的示意图；
[0013]图6为例示性像素结构的示意图；
[0014]图7为例示性像素结构的示意图；
[0015]图8为例示性像素结构的示意图；
[0016]图9为例示性像素结构的示意图；
[0017]图10为例示性像素结构的示意图；
[0018]图11为例示性显示器的示意图；
[0019]图12为例示性显示器的示意图。
具体实施方式
[0020]以下将配合附图对于本专利技术的实施例进行详细说明。能够理解，附图是用于描述和解释目的，而非限制目的。为了清楚起见，元件可能并未依照实际比例加以示出。此外，可能在部分附图省略一些元件和/或元件符号。说明书和附图中，相同或相似的元件符号用于指示相同或相似的元件。当描述一元件“设置于”、“连接
”…
另一元件时，在未特别限制的情况下，所述元件可以是“直接设置于”、“直接连接
”…
另一元件，也可以存在中介元件。当未特别指明元件数量时，可存在一个或更多个所述元件，而当使用“多个”指明元件数量时，可存在二个、三个、四个或更多个所述元件。能够预期，一实施例中的元素和特征，在可行的情况下，能纳入至另一实施例中并带来益处，而未对此作进一步的阐述。
[0021]请参照图1，其示出一种例示性像素结构P1。像素结构P1包括基板100以及多个发光二极管芯片L11、L12和L13。根据一些实施例，像素结构P1包括多个子像素结构SP。例如，图1中存在三个子像素结构SP，分别包括发光二极管芯片L11、L12和L13。更具体来说，各个子像素结构SP包括基板100和设置于其上的发光二极管芯片L11、L12或L13。发光二极管芯片L11、L12和L13的至少一个具有芯片面积A1和发光面积A2，且发光面积A2小于或等于芯片面积A1的十分之一。具体来说，对于各个所述发光二极管芯片L11、L12和L13而言，具有发光区域R
LE
和非发光区域R
LS
。在此定义，发光二极管芯片在发光区域R
LE
的上表面和发光二极管芯片在非发光区域R
LS
的上表面，不管是否共平面，共同构成发光二极管芯片的上表面T。发光二极管芯片在发光区域R
LE
的上表面具有发光面积A2，在非发光区域R
LS
的上表面具有不发光面积A3，二者的总和为发光二极管芯片的芯片面积A1。像素结构P1具有像素面积A4，发光二极管芯片L11、L12和L13具有总发光面积(亦即，多个发光二极管芯片的发光面积的总和，在图1中即为发光二极管芯片L11、L12和L13所具有的三个发光面积A2的总和)，且总发光面积小于或等于像素面积A4的三十分之一。
[0022]现在提供可应用于像素结构P1和子像素结构SP的发光二极管芯片的具体实施例。
图2A～图2B示出多种不同的例示性发光二极管芯片，其中图2A～图2B皆是沿着图1中剖线1-1
’
的剖视图。虽然图2A～图2B是以沿着图1中剖线1-1
’
的剖面作说明，但能够理解，本专利技术中所有的发光二极管芯片皆可具有类似的结构。
[0023]请参照图2A，一种发光二极管芯片L01包括第一半导体层110、发光层120、第二半导体层130、第一电极接点140、第二电极接点150以及遮光层160。第一半导体层110具有第一掺杂类型。发光层120配置于第一半导体层110上。第二半导体层130配置于发光层120上。第二半导体层130具有不同于第一掺杂类型的第二掺杂类型。第一电极接点140配置于第一半导体层110下，并电连接第一半导体层11本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种子像素结构，其特征在于，包括：基板；以及发光二极管芯片，设置于所述基板上，其中所述发光二极管芯片具有芯片面积和发光面积，且所述发光面积小于或等于所述芯片面积的十分之一，其中所述发光二极管芯片包括:第一半导体层，具有第一掺杂类型；发光层，配置于所述第一半导体层上；第二半导体层，配置于所述发光层上且具有不同于所述第一掺杂类型的第二掺杂类型；第一电极接点，电连接所述第一半导体层；以及第二电极接点，电连接所述第二半导体层，其中所述第一电极接点以及所述第二电极接点中的至少一者在所述第一半导体层、所述发光层和所述第二半导体层的堆叠方向上与所述发光二极管芯片的发光区域不重叠。2.根据权利要求1所述的子像素结构，其特征在于，所述发光二极管芯片还包括:遮光层，配置于所述第二半导体层上，所述遮光层曝露出所述发光二极管芯片的所述发光区域。3.根据权利要求1所述的子像素结构，其特征在于，所述发光二极管芯片包括至少两个所述发光区域。4.根据权利要求3所述的子像素结构，其特征在于，所述至少两个发光区域由介电绝缘层隔开。5.根据权利要求1所述的子像素结构，其特征在于，所述发光二极管芯片所包括的所述第一电极接点以及所述第二电极接点的数量总和大于或等于3。6.根据权利要求1所述的子像素结构，其特征在于，所述发光二极管芯片所包括的所述第一电极接点以及所述第二电极接点的数量总和为2的整数倍。7.一种像素结构，其特征在于，包括：基板；以及多个发光二极管芯片，设置于所述基板上，其中所述多个发光二极管芯片的至少一个具有芯片面积和发光面积，且所述发光面积小于或等于所述芯片面积的十分之一，其中所述像素结构具有像素面积，所述多个发光二极管芯片具有总发光面积，且所述总发光面积小于或等于所述像素面积的三十分之一，其中所述多个发光二极管芯片的所述至少一个包括:第一半导体层，具有第一掺杂类型；发光层，配置于所述第一半导体层上；第二半导体层，配置于所述发光层上且具有不同于所述第一掺杂类型的第二掺杂类型；第一电极接点，电连接所述第一半导体层；以及第二电极接点，电连接所述第二半导体层，
其中在所述多个发光二极管芯片的...

【专利技术属性】
技术研发人员：吴明宪，蔡曜骏，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：