半导体存储器装置制造方法及图纸

一种根据实施例的半导体存储器装置包含衬底、第一构件、第一导电层与第一柱及第二柱。所述衬底包含第一区域及第二区域与块区域。所述第一导电层被所述第一构件分割。所述第一柱被提供在其中所述第一区域与所述块区域重叠的区域中。所述第二柱被提供在其中所述第二区域与所述块区域重叠的区域中。所述第二区域包含其中所述第二柱周期性地布置在与所述块区域中的至少一个块区域重叠的区域中的第一子区域。在所述第一子区域中，从周期性地布置的所述第二柱省略至少一个第二柱。所述第二柱省略至少一个第二柱。所述第二柱省略至少一个第二柱。

【技术实现步骤摘要】
半导体存储器装置
[0001]相关申请案的交叉参考
[0002]本申请案基于且主张2020年3月16日申请的第2020
‑
44896号日本专利申请案的优先权的权益，所述申请案的全部内容以引用的方式并入本文中。


[0003]本文中所描述的实施例大体上涉及半导体存储器装置。

技术介绍

[0004]已知能够以非易失性方式存储数据的NAND型快闪存储器。

技术实现思路

[0005]一般来说，根据一个实施例，一种半导体存储器装置包含衬底、多个第一构件、多个第一导电层、多个第一柱及多个第二柱。所述衬底包含第一区域、第二区域及多个块区域。所述第一区域及所述第二区域沿第一方向布置。所述块区域被提供为沿所述第一方向延伸。所述块区域沿与所述第一方向相交的第二方向布置。所述多个第一构件被提供为沿所述第一方向延伸。所述第一构件中的每一者经布置在所述块区域之间的边界部分处。所述多个第一导电层沿与所述第一方向及所述第二方向相交的第三方向布置且被提供为彼此分离。所述第一导电层被所述第一构件分割。所述多个第一柱被提供在其中所述第一区域与所述块区域重叠的区域中，以沿所述第三方向穿透所述第一导电层。所述多个第二柱被提供在其中所述第二区域与所述块区域重叠的区域中，以沿所述第三方向穿透所述第一导电层。所述第二区域包含其中所述第二柱周期性地布置在与所述块区域中的至少一个块区域重叠的区域中的第一子区域。在所述第一子区域中，从周期性地布置的所述第二柱省略至少一个第二柱。
[0006]根据所述实施例，其能够提高所述半导体存储器装置的成品率。
附图说明
[0007]图1是展示根据实施例的半导体存储器装置的总体配置的实例的框图。
[0008]图2是展示被包含在根据所述实施例的半导体存储器装置中的存储器单元阵列的电路配置的实例的电路图。
[0009]图3是展示被包含在根据所述实施例的半导体存储器装置中的存储器单元阵列的平面布局的实例的平面视图。
[0010]图4是展示被包含在根据所述实施例的半导体存储器装置中的存储器单元阵列中的存储器区域的详细平面布局的实例的平面视图。
[0011]图5是沿着图4的线V
‑
V截取的横截面视图，其展示被包含在根据所述实施例的半导体存储器装置中的存储器单元阵列的存储器区域的横截面结构的实例。
[0012]图6是沿着图5的线VI
‑
VI截取的横截面视图，其展示根据所述实施例的半导体存
储器装置中的存储器柱的横截面结构的实例。
[0013]图7是展示被包含在根据所述实施例的半导体存储器装置中的存储器单元阵列的连接(hookup)区域的平面布局的实例的平面视图。
[0014]图8是沿着图7的线VIII
‑
VIII截取的横截面视图，其展示被包含在根据所述实施例的半导体存储器装置中的存储器单元阵列的连接区域的横截面结构的实例。
[0015]图9是展示被包含在根据所述实施例的半导体存储器装置中的存储器单元阵列的接触区域的平面布局的实例的平面视图。
[0016]图10是展示被包含在根据所述实施例的半导体存储器装置中的存储器单元阵列的接触区域的横截面结构的实例的横截面视图。
[0017]图11是沿着图10的线XI
‑
XI截取的横截面视图，其展示被包含在根据所述实施例的半导体存储器装置中的存储器单元阵列的接触区域的横截面结构的实例。
[0018]图12是展示制造根据所述实施例的半导体存储器装置的方法的实例的流程图。
[0019]图13是展示根据所述实施例的在制造进程中的半导体存储器装置的平面布局的实例的平面视图。
[0020]图14是展示根据所述实施例的在制造进程中的半导体存储器装置的横截面结构的实例的横截面视图。
[0021]图15是展示根据所述实施例的在制造进程中的半导体存储器装置的平面布局的实例的平面视图。
[0022]图16、17及18是展示根据所述实施例的在制造进程中的半导体存储器装置的横截面结构的实例的横截面视图。
[0023]图19是展示根据所述实施例的在制造进程中的半导体存储器装置的平面布局的实例的平面视图。
[0024]图20是展示根据所述实施例的在制造进程中的半导体存储器装置的横截面结构的实例的横截面视图。
[0025]图21是展示根据所述实施例的在制造进程中的半导体存储器装置的平面布局的实例的平面视图。
[0026]图22及23是展示根据所述实施例的在制造进程中的半导体存储器装置的横截面结构的实例的横截面视图。
[0027]图24是展示根据所述实施例的在制造进程中的半导体存储器装置的平面布局的实例的平面视图。
[0028]图25及26是展示根据所述实施例的在制造进程中的半导体存储器装置的横截面结构的实例的横截面视图。
[0029]图27是展示根据所述实施例的比较实例的半导体存储器装置的制造过程中的长度测量方法的实例的示意图。
[0030]图28是展示根据所述实施例的半导体存储器装置的制造过程中的长度测量方法的实例的示意图。
[0031]图29是展示根据所述实施例的第一修改的半导体存储器装置中的独特图案的布置的实例的平面视图。
[0032]图30是展示根据所述实施例的第二修改的半导体存储器装置中的独特图案的配
置的实例的平面视图。
[0033]图31是展示根据所述实施例的第三修改的半导体存储器装置中的独特图案的布置的实例的平面视图。
[0034]图32是展示被包含在根据所述实施例的第四修改的半导体存储器装置中的存储器单元阵列的横截面结构的实例的横截面视图。
具体实施方式
[0035]在后文中，将参考附图描述实施例。所述实施例例示用于体现本专利技术的技术理念的装置及方法。所述附图是示意性或概念性的，且所述附图中的尺寸、比等不始终与实际尺寸、比等相同。本专利技术的技术理念并非由组件的形状、结构、布置等来指定。
[0036]在以下描述中，具有基本上相同的功能及配置的组件将由相同参考符号来指示。构成参考符号的字母之后的数字用于区分由包含相同字母的参考符号指代且具有相同配置的组件。如果不需要区分由包含相同字母的参考符号表示的组件，那么此类组件被指派仅包含相同字母的参考符号。
[0037][实施例][0038]在后文中，将描述根据实施例的半导体存储器装置1。
[0039][1]半导体存储器装置1的配置
[0040][1
‑
1]半导体存储器装置1的总体配置
[0041]图1展示根据实施例的半导体存储器装置1的配置实例。半导体存储器装置1例如是能够以非易失性方式存储数据的NAND快闪存储器，且受外部存储器控制器2控制。
[0042]如图1中所展示，半导体存储器装置1包含例如存储器单元阵列10、命令寄存器11、地址寄存器12、定序器13、驱动器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体存储器装置，其包括：衬底，其包含第一区域、第二区域及多个块区域，所述第一区域及所述第二区域沿第一方向布置，所述块区域被提供为沿所述第一方向延伸，且所述块区域沿与所述第一方向相交的第二方向布置；多个第一构件，其被提供为沿所述第一方向延伸，所述第一构件中的每一者经布置在所述块区域之间的边界部分处；多个第一导电层，其沿与所述第一方向及所述第二方向相交的第三方向布置且被提供为彼此分离，所述第一导电层被所述第一构件分割；多个第一柱，其被提供在其中所述第一区域与所述块区域重叠的区域中，以沿所述第三方向穿透所述第一导电层；及多个第二柱，其被提供在其中所述第二区域与所述块区域重叠的区域中，以沿所述第三方向穿透所述第一导电层，其中所述第二区域包含其中所述第二柱周期性地布置在与所述块区域中的至少一个块区域重叠的区域中的第一子区域，且在所述第一子区域中，从周期性地布置的所述第二柱省略至少一个第二柱。2.根据权利要求1所述的半导体存储器装置，其中所述第二区域包含其中在分别与所述块区域重叠的区域中的每一者中省略至少一个第二柱的所述第一子区域。3.根据权利要求1所述的半导体存储器装置，其中所述第一子区域包含布置在多边形形状的相应顶点处的所述第二柱，且在被布置在相应顶点处的所述第二柱包围的区域中省略一个第二柱。4.根据权利要求1所述的半导体存储器装置，其中所述第一子区域包含布置在六边形形状的相应顶点处的六个第二柱，且在被布置在相应顶点处的所述六个第二柱包围的区域中省略一个第二柱。5.根据权利要求1所述的半导体存储器装置，其中所述第一子区域包含布置在多边形形状的相应顶点处的所述第二柱，且在被布置在相应顶点处的所述第二柱包围的区域中省略两个连续第二柱。6.根据权利要求1所述的半导体存储器装置，其中其中所述第二区域与所述块区域中的至少一个块区域重叠的区域包含与所述第一子区域不同的第二子区域，所述第二子区域包含第二构件、第三构件、多个绝缘层及第一接触件，所述第二构件及所述第三构件沿所述第二方向布置以与所述第一构件分离，所述第二构件及所述第三构件中的每一者包含沿所述第一方向延伸的一部分，所述绝缘层沿所述第二方向布置在所述第二构件与所述第三构件之间，所述绝缘层被提供在与所述第一导电层的高度相同的高度处，且所述第一接触件被提供为沿所述第三方向穿透所述绝缘层，且所述第二构件及所述第三构件中的每一者在所述第一导电层与所述绝缘层之间沿所述第三方向延伸。7.根据权利要求6所述的半导体存储器装置，其中从其省略所述至少一个第二柱的一部分邻近于所述第二构件。
8.根据权利要求6所述的半导体存储器装置，其中所述第一接触件用于耦合所述衬底与所述第一导电层之间的互连件及所述第一导电层上方的互连件。9.根据权利要求1所述的半导体存储器装置，其中所述衬底进一步包含沿所述第二方向邻近于所述块区域的虚拟块区域，所述第一区域在与所述虚拟块区域重叠的区域中包含其中周期性地布置含有与所述第二柱的材料相同的材料的多个相同材料柱的第三子区域，且在所述第三子区域中，从周期性地布置的所述相同材料柱省略至少一个相同材料柱。10.根据权利要求1所述的半导体存储器装置，其进一步包括：多个第二导电层，其被提供在所述第一导电层上方，所述第二导电层沿所述第三方向布置且彼此分离，所述第二导电层被所述第一构件分割；多个第三柱，其被提供为沿所述第三方向穿透所述第二导电层，所述第三柱分别耦合到所述第一柱；及多个第四柱，其被提供为沿所述第三方向穿透所述第二导电层，所述第四柱分别耦合到所述第二柱，其中沿所述第三方向的所述第二导电层的最底第二导电层与沿所述第三方向的所述第一导电...

【专利技术属性】
技术研发人员：西村贵仁，西川拓也，浅井志保子，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：